snitch

VERALTET

Dieses Repository ist veraltet. Die Entwicklung von Snitch-bezogenen Projekten wird jedoch in den folgenden neuen dedizierten Repositories fortgesetzt:

• Snitch-Cluster: https://github.com/pulp-platform/snitch_cluster

• Occamy: https://github.com/pulp-platform/occamy

• Banshee: https://github.com/pulp-platform/banshee

Snitch-System

Dieses monolithische Repository hostet Software und Hardware für den Snitch-Generator und generierte Systeme.

Erste Schritte

Schauen Sie sich zunächst den Leitfaden „Erste Schritte“ an.

Inhalt

Was können Sie in diesem Repository erwarten?

• Der Snitch-Integer-Kern. Dies kann eigenständig nützlich sein, wenn Sie nur daran interessiert sind, den Kern für Ihr Projekt wiederzuverwenden, z. B. als winzigen Steuerkern, oder wenn Sie ein Peripheriegerät intelligent machen möchten. Der Himmel ist die Grenze.

• Der Snitch-Cluster. Ein hochgradig konfigurierbarer Cluster mit einem oder mehreren Ganzzahlkernen mit optionalen Gleitkommafunktionen sowie unseren benutzerdefinierten ISA-Erweiterungen Xssr , Xfrep und Xdma .

• Jedes andere System, das auf Snitch-Rechenelementen basiert. Im Moment haben wir noch keine Open-Source-Lösungen, aber seien Sie sicher, dass sich dies ändern wird.

Werkzeuganforderungen

• verilator = v4.100

• bender >= v0.21.0

Lizenz

Snitch wird unter freizügigen Open-Source-Lizenzen zur Verfügung gestellt.

Die folgenden Dateien werden unter der Apache-Lizenz 2.0 ( Apache-2.0 ) veröffentlicht, siehe LICENSE :

• sw/

• util/

Die folgenden Dateien sind unter Solderpad v0.51 ( SHL-0.51 ) veröffentlicht, siehe hw/LICENSE :

• hw/

Das Verzeichnis sw/vendor enthält Quellen von Drittanbietern, die über eigene Lizenzen verfügen. Die verwendeten Lizenzen finden Sie im jeweiligen Ordner.

• sw/vendor/

Veröffentlichungen

Wenn Sie Snitch in Ihrer Arbeit verwenden, können Sie uns zitieren:

Snitch: Ein kleiner Pseudo-Dual-Issue-Prozessor für die flächen- und energieeffiziente Ausführung von Gleitkomma-intensiven Arbeitslasten

@article{zaruba2020snitch,
  title={Snitch: A tiny Pseudo Dual-Issue Processor for Area and Energy Efficient Execution of Floating-Point Intensive Workloads},
  author={Zaruba, Florian and Schuiki, Fabian and Hoefler, Torsten and Benini, Luca},
  journal={IEEE Transactions on Computers},
  year={2020},
  publisher={IEEE}
}

Semantische Stream-Register: Eine leichtgewichtige Risk-V-ISA-Erweiterung, die die volle Rechenauslastung in Single-Issue-Kernen erreicht

@article{schuiki2020stream,
  title={Stream semantic registers: A lightweight risc-v isa extension achieving full compute utilization in single-issue cores},
  author={Schuiki, Fabian and Zaruba, Florian and Hoefler, Torsten and Benini, Luca},
  journal={IEEE Transactions on Computers},
  volume={70},
  number={2},
  pages={212--227},
  year={2020},
  publisher={IEEE}
}

---

Weitere Arbeiten, die in diesem Repository gefunden oder zu diesem beigetragen werden können:

Banshee: Ein schneller LLVM-basierter RISC-V-Binärübersetzer

@INPROCEEDINGS{9643546,
  author={Riedel, Samuel and Schuiki, Fabian and Scheffler, Paul and Zaruba, Florian and Benini, Luca},
  booktitle={2021 IEEE/ACM International Conference On Computer Aided Design (ICCAD)}, 
  title={Banshee: A Fast LLVM-Based RISC-V Binary Translator}, 
  year={2021},
  volume={},
  number={},
  pages={1-9},
  doi={10.1109/ICCAD51958.2021.9643546}
}

Manticore: Eine 4096-Core-RISC-V-Chiplet-Architektur für hocheffizientes Gleitkomma-Computing

@ARTICLE{9296802,
  author={Zaruba, Florian and Schuiki, Fabian and Benini, Luca},
  journal={IEEE Micro}, 
  title={Manticore: A 4096-Core RISC-V Chiplet Architecture for Ultraefficient Floating-Point Computing}, 
  year={2021},
  volume={41},
  number={2},
  pages={36-42},
  doi={10.1109/MM.2020.3045564}
}

Semantische Registerarchitektur des Indirektionsstroms für eine effiziente spärlich-dichte lineare Algebra

@INPROCEEDINGS{9474230,
  author={Scheffler, Paul and Zaruba, Florian and Schuiki, Fabian and Hoefler, Torsten and Benini, Luca},
  booktitle={2021 Design, Automation & Test in Europe Conference & Exhibition (DATE)}, 
  title={Indirection Stream Semantic Register Architecture for Efficient Sparse-Dense Linear Algebra}, 
  year={2021},
  volume={},
  number={},
  pages={1787-1792},
  doi={10.23919/DATE51398.2021.9474230}
}