pyfpga

Pyfpga

PYFPGA ist eine Python- Klasse für die von Vendor unabhängige FPGA-Entwicklung . Es ermöglicht die Verwendung einer einzelnen Projektdatei und der programmgestützten Ausführung von Synthese , Implementierung , Erzeugung von Bitstream und/oder Übertragung auf unterstützte Boards.

• Der Workflow ist die Befehlszeile zentriert.
• Es ist freundlich mit Versionskontrollsystemen und Continuous Integration (CI).
• Ermöglicht Reproduzierbarkeit und Wiederholbarkeit.
• Verbraucht weniger Systemressourcen als GUI -basierte Workflows.

Erstellen Sie Ihr benutzerdefiniertes FPGA -Tool mit einem Workflow, der auf Ihre Anforderungen zugeschnitten ist!

WARNUNG: (2022-05-15) PYFPGA wird gerade stark umgeschrieben/vereinfacht. Die meisten Änderungen sind intern, aber die API ( Project ) wird sich ändern.

Verwendung

Ein minimales Beispiel für die Verwendung von PYFPGA:

 from fpga import Project

# Specify the backend tool and an optional project name
prj = Project ( 'vivado' , 'example' )

# Set the device/part
prj . set_part ( 'xc7z010-1-clg400' )

# Add HDL sources to the project
prj . add_files ( 'location1/*.v' )
prj . add_files ( 'location2/top.v' )

# Optionally add constraint files to the project
prj . add_files ( 'location3/example.xdc' )

# Set the top-level unit name
prj . set_top ( 'Top' )

# Generate the bitstream running the tool
prj . generate ()

Jetzt können Sie die Dokumente lesen oder weitere Beispiele in Subdir -Beispielen finden.

Die von der Project class implementierte API enthält:

• Ein Konstruktor, bei dem das Tool angegeben werden muss und ein optionaler Projektname angezeigt werden kann
• Methoden zum Festlegen des Zielgeräteparts, zum Hinzufügen mehrerer HDL-, Einschränkungs- und TCL-Dateien zum Projekt (im Falle von VHDL kann ein optionaler Paketname angegeben werden) und um die oberste Ebene anzugeben
• Methoden zum Angeben eines anderen Ausgabeverzeichnisses oder zum Erhalten von Projektkonfigurationen
• Methoden zum Generieren eines Bitstreams und zur Übertragung auf ein Gerät (Ausführen des ausgewählten EDA -Tools)
• Die Fähigkeit, eine Optimierungsstrategie (Bereich, Leistung oder Geschwindigkeit) anzugeben, wenn der Bitstream erzeugt wird
• Eine Methode zum Hinzufügen von Verilog enthielt Dateiverzeichnisse
• Eine Methode zum Angeben von Generika/Parameternwerten
• Methoden zum Hinzufügen von TCL -Befehlen in bis zu sechs verschiedenen Teilen des Flusses (Problemumgehung für noch nicht implementierte Funktionen)
• Optionale Protokollierungsfunktionen, die die Anzeige der Werkzeugausführungszeit enthalten

Unterstützung

PYFPGA ist ein Python 3 -Paket, das auf Debian GNU/Linux entwickelt wird. Es sollte auf einem anderen posix -kompatiblen Betriebssystem und wahrscheinlich auch unter verschiedenen Betriebssystemen ausgeführt werden. Sollten Sie einen beiden Erfolg des Scheiterns bei Nicht-Pox-Systemen erzielen, teilen Sie uns dies bitte über den Issue Tracker mit.

• Der gesamte Entwicklungsfluss (vom Lesen von HDL- und Beschränkungsquellen bis hin zur Herstellung eines Bitstreams) kann mit ISE (Xilinx), Vivado (Xilinx), Quarts Prime (Intel/Altera), Libero-SOC (Microsemi) und/oder offen- (Open- Quellwerkzeuge.
• GDHL ( --synth ) ermöglicht das Umwandeln von VHDL -Quellen in eine VHDL -NetList.
• YOSYS ermöglicht das Synthesinen von Verilog und VHDL (unter Verwendung von ghdl-yosys-plugin ) und unterstützt mehrere Ausgangsformate: JSON, Verilog, EDIF usw.
  • NextPNR kann zur Implementierung von JSON -Netlisten verwendet werden.
  • Außerdem werden ISE und Vivado für die Umsetzung von Verilog Netlists unterstützt.
• Übertragung von Bitstreams und Programmiergeräten:
  • ISE (Impact) kann zum Programmieren von FPGAs und/oder Erinnerungen (BPI und SPI) durch JTAG verwendet werden.
  • Vivado, Quartus und Icprog (ICestorm, für ICE40 -Geräte) können zur Programmierung von FPGAs verwendet werden.
  • Die Programmierung mit Libero-SOC- und Programmiergeräten ECP5-Geräten (Prjtrellis, OpenOCD) wird noch nicht unterstützt.

Anmerkungen:

• Die Open-Source-Tools werden durch das GHDL/Docker-Projekt von Containerbildern unterstützt, also Docker oder Podman muss installiert werden. Der gleiche Workflow kann in CI -Diensten verwendet werden.
• ISE, Libero-Soc, Quartus Prime und Vivado müssen bereit sein, aus dem Terminal auszuführen (installiert und gut konfiguriert).

Installation

PYFPGA benötigt Python >=3.6 . Derzeit ist es nur als Git -Repository erhältlich, das auf GitHub gehostet wird. Es kann mit PIP installiert werden:

 pip install 'git+https://github.com/PyFPGA/pyfpga#egg=pyfpga'

Bei GNU/Linux müssen PIP -Pakete auf dem System installiert werden sudo Alternativ verwenden Sie --local für die Installation von PYFPGA in Ihrem Zuhause.

Sie können eine Kopie des Repositorys entweder über Git -Klon oder das Herunterladen eines Tarballs/Zipfile erhalten:

 git clone https://github.com/PyFPGA/pyfpga.git
cd pyfpga

Verwenden Sie dann PIP von der Wurzel des Repo:

 pip install -e .

Mit -e ( --editable ) ist Ihre Anwendung über eine Art Symlink in Site -Packages installiert. Dies ermöglicht das Ziehen von Änderungen durch Git oder das Ändern des Zweigs, ohne das Paket neu zu installieren.