1. Serverprozessorfrequenz
Die Hauptfrequenz des Serverprozessors wird auch Taktfrequenz genannt. Die Einheit ist MHz und dient zur Angabe der Rechengeschwindigkeit der CPU. CPU-Hauptfrequenz = FSB × Multiplikationsfaktor. Viele Leute denken, dass die Hauptfrequenz die Laufgeschwindigkeit der CPU bestimmt. Dies ist nicht nur einseitig, sondern auch für Server ist dieses Verständnis voreingenommen. Bisher gibt es keine eindeutige Formel, die den numerischen Zusammenhang zwischen der Hauptfrequenz und der tatsächlichen Rechengeschwindigkeit erkennen kann. Selbst die beiden großen Prozessorhersteller Intel und AMD haben in diesem Punkt große Meinungsverschiedenheiten. Wir beginnen mit der Betrachtung der Produktentwicklungstrends Man erkennt, dass Intel großen Wert darauf legt, den Ausbau der eigenen Hauptfrequenz zu stärken. Wie andere Prozessorhersteller hat ihn jemand einmal mit einem 1G-Transmeta-Prozessor verglichen. Seine Betriebseffizienz entspricht der eines 2G-Intel-Prozessors.
Daher steht die Hauptfrequenz der CPU nicht in direktem Zusammenhang mit der tatsächlichen Rechenleistung der CPU. Die Hauptfrequenz gibt die Geschwindigkeit der digitalen Impulssignalschwingung in der CPU an. Beispiele dafür können wir auch bei den Prozessorprodukten von Intel sehen: 1-GHz-Itanium-Chips können fast so schnell sein wie 2,66-GHz-Xeon/Opteron, oder 1,5-GHz-Itanium-2-Chips sind etwa so schnell wie 4-GHz-Xeon/Opteron. Die Rechengeschwindigkeit der CPU hängt auch von den Leistungsindikatoren verschiedener Aspekte der CPU-Pipeline ab.
Natürlich hängt die Hauptfrequenz von der tatsächlichen Rechengeschwindigkeit ab. Man kann nur sagen, dass die Hauptfrequenz nur ein Aspekt der CPU-Leistung ist und nicht die Gesamtleistung der CPU darstellt.
2. Server-Front-Side-Bus (FSB)-Frequenz
Die Frequenz des Front-Side-Busses (FSB) (d. h. der Busfrequenz) wirkt sich direkt auf die Geschwindigkeit des direkten Datenaustauschs zwischen CPU und Speicher aus. Es gibt eine Formel, die berechnet werden kann: Datenbandbreite = (Busfrequenz × Datenbandbreite)/8. Die maximale Bandbreite der Datenübertragung hängt von der Breite und Übertragungsfrequenz aller gleichzeitig übertragenen Daten ab. Beispielsweise verfügt der aktuelle Xeon Nocona, der 64-Bit unterstützt, über einen Front-Side-Bus von 800 MHz. Laut Formel beträgt seine maximale Datenübertragungsbandbreite 6,4 GB/Sekunde.
Der Unterschied zwischen FSB und FSB-Frequenz: Die FSB-Geschwindigkeit bezieht sich auf die Geschwindigkeit der Datenübertragung, und FSB ist die Geschwindigkeit des synchronen Betriebs zwischen der CPU und dem Motherboard. Mit anderen Worten: Der 100-MHz-FSB bezieht sich speziell auf das digitale Impulssignal, das zehn Millionen Mal pro Sekunde schwingt, während sich der 100-MHz-Front-Side-Bus auf die Datenübertragungsmenge bezieht, die die CPU pro Sekunde akzeptieren kann, also 100 MHz × 64 Bit ÷ 8 Byte /bit=800 MB/s.
Tatsächlich hat das Aufkommen der „HyperTransport“-Architektur die tatsächliche Frequenz des Front-Side-Busses (FSB) verändert. Wir wussten zuvor, dass die IA-32-Architektur über drei wichtige Komponenten verfügen muss: Memory Controller Hub (MCH), I/O Controller Hub und PCI Hub, wie zum Beispiel die typischen Intel-Chipsätze Intel 7501 und Intel7505, bei denen es sich um Dual-Xeon-Prozessoren handelt maßgeschneidert. Der darin enthaltene MCH versorgt die CPU mit einer Front-Side-Bus-Frequenz von 533 MHz. Mit DDR-Speicher kann die Front-Side-Bus-Bandbreite 4,3 GB/Sekunde erreichen.
Da sich die Prozessorleistung jedoch weiter verbessert, bringt dies auch viele Probleme für die Systemarchitektur mit sich. Die „HyperTransport“-Architektur löst nicht nur das Problem, sondern verbessert auch die Busbandbreite effektiver, etwa bei AMD-Opteron-Prozessoren. Die flexible HyperTransport-I/O-Busarchitektur ermöglicht die Integration des Speichercontrollers, sodass der Prozessor keine Daten überträgt Über den Systembus tauscht der Chipsatz Daten direkt mit dem Speicher aus. In diesem Fall weiß ich nicht, wo ich anfangen soll, über die Front-Side-Bus-Frequenz (FSB) in AMD Opteron-Prozessoren zu sprechen.
3. Prozessor FSB
Der FSB ist die Grundfrequenz der CPU und seine Einheit ist ebenfalls MHz. Der FSB der CPU bestimmt die Laufgeschwindigkeit des gesamten Motherboards. Um es ganz klar auszudrücken: Bei Desktop-Computern bezieht sich das, was wir Übertakten nennen, auf das Übertakten des FSB der CPU (natürlich ist der CPU-Multiplikator unter normalen Umständen gesperrt). Aber bei Server-CPUs ist Übertakten absolut nicht erlaubt. Wie bereits erwähnt, bestimmt die CPU die Laufgeschwindigkeit des Motherboards. Wenn die Server-CPU übertaktet wird und der FSB geändert wird, kommt es zu einem asynchronen Betrieb Server läuft asynchron.
In den meisten aktuellen Computersystemen ist der FSB auch die synchrone Laufgeschwindigkeit zwischen dem Speicher und dem Motherboard. Auf diese Weise kann verstanden werden, dass der FSB der CPU direkt mit dem Speicher verbunden ist, um einen synchronen Laufzustand zwischen beiden zu erreichen. Es ist leicht, FSB und FSB-Frequenz zu verwechseln. Lassen Sie uns in der folgenden FSB-Einführung über den Unterschied zwischen den beiden sprechen.
4. CPU-Bit- und Wortlänge
Bit: Binär wird in digitalen Schaltkreisen und in der Computertechnologie verwendet und die Codes sind nur „0“ und „1“. Ob „0“ oder „1“ ist ein „Bit“ in der CPU.
Wortlänge: In der Computertechnik wird die Anzahl der Binärziffern, die die CPU gleichzeitig pro Zeiteinheit (gleichzeitig) verarbeiten kann, als Wortlänge bezeichnet. Daher wird eine CPU, die Daten mit einer Wortlänge von 8 Bit verarbeiten kann, üblicherweise als 8-Bit-CPU bezeichnet. Ebenso kann eine 32-Bit-CPU binäre Daten mit einer Wortlänge von 32 Bit pro Zeiteinheit verarbeiten. Der Unterschied zwischen Byte- und Wortlänge: Da häufig verwendete englische Zeichen durch 8-Bit-Binärzeichen dargestellt werden können, werden 8 Bits normalerweise als Byte bezeichnet. Die Länge der Wortlänge ist nicht festgelegt und die Länge der Wortlänge ist für verschiedene CPUs unterschiedlich. Eine 8-Bit-CPU kann jeweils nur ein Byte verarbeiten, während eine 32-Bit-CPU jeweils 4 Bytes verarbeiten kann. Ebenso kann eine 64-Bit-CPU jeweils 8 Bytes verarbeiten.
5. Frequenzmultiplikationskoeffizient
Der Multiplikationsfaktor bezieht sich auf die relative proportionale Beziehung zwischen der CPU-Hauptfrequenz und dem FSB. Bei gleichem FSB ist die CPU-Frequenz umso höher, je höher der Frequenzmultiplikator ist. Tatsächlich ist jedoch unter der Prämisse desselben FSB eine CPU mit hohem Multiplikator selbst von geringer Bedeutung. Dies liegt daran, dass die Datenübertragungsgeschwindigkeit zwischen der CPU und dem System begrenzt ist. Eine CPU, die blind hohe Multiplikatoren verfolgt und eine hohe Hauptfrequenz erhält, hat einen offensichtlichen „Engpass“-Effekt – die maximale Geschwindigkeit, mit der die CPU Daten vom System erhält kann die Rechengeschwindigkeit der CPU nicht erfüllen. Im Allgemeinen sind die Multiplikatoren der Intel-CPUs, mit Ausnahme der technischen Beispiele, gesperrt, AMD hat sie jedoch noch nie gesperrt.
6.CPU-Cache
Die Cache-Größe ist auch einer der wichtigen Indikatoren der CPU, und die Struktur und Größe des Caches haben großen Einfluss auf die CPU-Geschwindigkeit. Der Cache in der CPU läuft mit einer extrem hohen Frequenz, im Allgemeinen mit der gleichen Frequenz wie die Prozessor, und seine Arbeitseffizienz ist viel höher als die des Systemspeichers und der Festplatte. Bei der tatsächlichen Arbeit muss die CPU häufig denselben Datenblock wiederholt lesen. Durch die Erhöhung der Cache-Kapazität kann die Trefferquote beim Lesen von Daten innerhalb der CPU erheblich verbessert werden, ohne dass im Speicher oder auf der Festplatte danach gesucht werden muss, wodurch das System verbessert wird Leistung. . Aufgrund von Faktoren wie CPU-Chipfläche und Kosten ist der Cache jedoch sehr klein.
Der L1-Cache (Level-1-Cache) ist der Cache der ersten Ebene der CPU, der in Daten-Cache und Befehls-Cache unterteilt ist. Die Kapazität und Struktur des integrierten L1-Cache hat einen größeren Einfluss auf die Leistung der CPU. Der Cache-Speicher besteht jedoch aus statischem RAM und hat eine komplizierte Struktur Der L1-Cache ist nicht ausreichend. Wahrscheinlich ist er zu groß. Die Kapazität des L1-Cache einer allgemeinen Server-CPU beträgt normalerweise 32–256 KB.
L2-Cache (Second-Level-Cache) ist der Second-Layer-Cache der CPU, der in interne und externe Chips unterteilt ist. Der interne On-Chip-L2-Cache läuft mit der gleichen Geschwindigkeit wie die Hauptfrequenz, während der externe L2-Cache nur mit der halben Hauptfrequenz läuft. Die L2-Cache-Kapazität wirkt sich auch auf die Leistung der CPU aus. Dabei gilt: Je größer, desto besser. Die größte Kapazität der aktuellen Heim-CPU beträgt 512 KB, während die L2-Cache der CPU auf Servern und Workstations bis zu 256 KB beträgt. 1 MB, einige sind sogar 2 MB oder 3 MB groß.
Der L3-Cache (dreistufiger Cache) ist in zwei Typen unterteilt. Der erste war extern und die aktuellen sind integriert. Der eigentliche Effekt besteht darin, dass der Einsatz von L3-Cache die Speicherlatenz weiter reduzieren und die Prozessorleistung bei der Berechnung großer Datenmengen verbessern kann. Die Reduzierung der Speicherlatenz und die Verbesserung der Rechenfähigkeiten für große Datenmengen sind für Spiele hilfreich. Im Serverbereich führt das Hinzufügen von L3-Cache immer noch zu einer erheblichen Leistungsverbesserung. Beispielsweise nutzt eine Konfiguration mit einem größeren L3-Cache den physischen Speicher effizienter, sodass sie mehr Datenanforderungen verarbeiten kann als ein langsameres Festplatten-E/A-Subsystem. Prozessoren mit größeren L3-Caches bieten ein effizienteres Dateisystem-Cache-Verhalten und kürzere Nachrichten- und Prozessorwarteschlangenlängen.
Tatsächlich wurde der erste L3-Cache auf den von AMD veröffentlichten K6-III-Prozessor angewendet. Der L3-Cache war zu dieser Zeit durch den Herstellungsprozess begrenzt und nicht in den Chip, sondern auf dem Motherboard integriert. Der L3-Cache, der nur mit der Systembusfrequenz synchronisiert werden kann, unterscheidet sich eigentlich nicht wesentlich vom Hauptspeicher. Später wurde der L3-Cache von Intels Itanium-Prozessor für den Servermarkt genutzt. Dann gibt es noch P4EE und Xeon MP. Intel plant außerdem die Einführung eines Itanium2-Prozessors mit 9 MB L3-Cache und später eines Dual-Core-Itanium2-Prozessors mit 24 MB L3-Cache.
Aber im Grunde ist der L3-Cache nicht sehr wichtig, um die Leistung des Prozessors zu verbessern. Beispielsweise ist der mit 1 MB L3-Cache ausgestattete Xeon MP-Prozessor immer noch nicht der Gegner von Opteron ist effektiver als die Vergrößerung des Caches.
[Seite ausschneiden]
7. Erweiterter CPU-Befehlssatz
Die CPU ist auf Anweisungen angewiesen, um das System zu berechnen und zu steuern. Jede CPU ist mit einer Reihe von Befehlssystemen ausgestattet, die zu ihren Hardware-Schaltkreisen passen. Die Stärke von Anweisungen ist auch ein wichtiger Indikator für die CPU. Der Befehlssatz ist eines der effektivsten Werkzeuge zur Verbesserung der Effizienz von Mikroprozessoren. Aus der aktuellen Mainstream-Architektur lässt sich der Befehlssatz in zwei Teile unterteilen: komplexer Befehlssatz und vereinfachter Befehlssatz. Aus Sicht spezifischer Anwendungen wie Intels MMX (Multi Media Extended), SSE, SSE2 (Streaming-Single Instruction Multiple). data -Extensions 2), SEE3 und AMDs 3DNow! sind alles erweiterte Befehlssätze der CPU, die jeweils die Multimedia-, Grafik- und Internetverarbeitungsfähigkeiten der CPU verbessern.
Den erweiterten Befehlssatz der CPU bezeichnen wir üblicherweise als „CPU-Befehlssatz“. Der SSE3-Befehlssatz ist derzeit auch der kleinste Befehlssatz. Zuvor enthielt MMX 57 Befehle, SSE 50 Befehle, SSE2 144 Befehle und SSE3 13 Befehle. Derzeit ist SSE3 auch der fortschrittlichste Befehlssatz. Intel Prescott-Prozessoren unterstützen den SSE3-Befehlssatz auch für zukünftige Dual-Core-Prozessoren.
8. CPU-Kern und I/O-Betriebsspannung
Ab der 586CPU wird die Arbeitsspannung der CPU in zwei Typen unterteilt: Kernspannung und E/A-Spannung. Normalerweise ist die Kernspannung der CPU kleiner oder gleich der E/A-Spannung. Die Größe der Kernspannung richtet sich nach dem Produktionsprozess der CPU. Je kleiner der Produktionsprozess, desto niedriger sind im Allgemeinen die Kernbetriebsspannungen. Niederspannung kann die Probleme eines übermäßigen Stromverbrauchs und einer übermäßigen Wärmeentwicklung lösen.
9. Herstellungsprozess
Der Mikrometer des Herstellungsprozesses bezieht sich auf den Abstand zwischen den Schaltkreisen innerhalb des IC. Der Trend bei Herstellungsprozessen geht in Richtung höherer Dichte. IC-Schaltungsdesigns mit höherer Dichte bedeuten, dass ICs gleicher Größe Schaltungsdesigns mit höherer Dichte und komplexeren Funktionen aufweisen können. Jetzt sind die wichtigsten 180 nm, 130 nm und 90 nm. Kürzlich haben Beamte erklärt, dass es einen 65-nm-Herstellungsprozess gibt.
10. Befehlssatz
(1)CISC-Befehlssatz
CISC-Befehlssatz, auch als komplexer Befehlssatz bekannt, der englische Name ist CISC (Abkürzung für Complex Instruction Set Computer). In einem CISC-Mikroprozessor wird jede Anweisung des Programms der Reihe nach ausgeführt, und die Operationen in jeder Anweisung werden ebenfalls der Reihe nach seriell ausgeführt. Der Vorteil der sequentiellen Ausführung liegt in der einfachen Steuerung, die Auslastung verschiedener Teile des Computers ist jedoch nicht hoch und die Ausführungsgeschwindigkeit langsam. Tatsächlich handelt es sich um die CPU der x86-Serie (d. h. IA-32-Architektur), die von Intel und seinen kompatiblen CPUs wie AMD und VIA hergestellt wird. Sogar der neue X86-64 (auch AMD64 genannt) gehört zur Kategorie CISC.
Um zu wissen, was ein Befehlssatz ist, müssen wir mit der heutigen CPU mit X86-Architektur beginnen. Der X86-Befehlssatz wurde speziell von Intel für seine erste 16-Bit-CPU (i8086) entwickelt. Die CPU im weltweit ersten PC – i8088 (vereinfachte Version von i8086), der 1981 von IBM auf den Markt kam, verwendete ebenfalls X86-Befehle. dem Computer Der X87-Chip wurde hinzugefügt, um die Fließkomma-Datenverarbeitungsfähigkeiten zu verbessern. Von nun an werden der X86-Befehlssatz und der X87-Befehlssatz gemeinsam als X86-Befehlssatz bezeichnet.
Obwohl Intel mit der kontinuierlichen Weiterentwicklung der CPU-Technologie sukzessive neuere i80386, i80486, bis in die Vergangenheit PII Xeon, PIII Stellen Sie sicher, dass der Computer weiterhin verschiedene in der Vergangenheit entwickelte Anwendungen ausführen kann, um umfangreiche Softwareressourcen zu schützen und zu erben. Alle von Intel hergestellten CPUs verwenden weiterhin den X86-Befehlssatz, sodass die CPUs weiterhin zur X86-Serie gehören. Da die Intel X86-Serie und ihre kompatiblen CPUs (z. B. AMD Athlon MP) alle den X86-Befehlssatz verwenden, ist die heutige riesige Auswahl an X86-Serien und kompatiblen CPUs entstanden. x86CPU umfasst derzeit hauptsächlich Intel-Server-CPU und AMD-Server-CPU.
(2)RISC-Befehlssatz
RISC ist die Abkürzung für „Reduced Instruction Set Computing“ im Englischen, was auf Chinesisch „reduzierter Befehlssatz“ bedeutet. Es wurde auf der Grundlage des CISC-Anweisungssystems entwickelt. Jemand hat die CISC-Maschine getestet und gezeigt, dass die Häufigkeit der Verwendung verschiedener Anweisungen sehr unterschiedlich ist. Die am häufigsten verwendeten Anweisungen sind einige relativ einfache Anweisungen, die nur 20 % ausmachen Die Gesamtzahl der Anweisungen beträgt jedoch 80 %. Ein komplexes Befehlssystem erhöht zwangsläufig die Komplexität des Mikroprozessors, wodurch die Entwicklung des Prozessors langwierig und kostspielig wird. Und komplexe Anweisungen erfordern komplexe Operationen, die zwangsläufig die Geschwindigkeit des Computers verringern. Aus den oben genannten Gründen wurden RISC-CPUs in den 1980er Jahren geboren. Im Vergleich zu CISC-CPUs optimierten RISC-CPUs nicht nur das Befehlssystem, sondern führten auch eine sogenannte „Superskalar- und Super-Pipeline-Struktur“ ein, die die Parallelverarbeitungsfähigkeiten erheblich erhöhte.
Der RISC-Befehlssatz ist die Entwicklungsrichtung von Hochleistungs-CPUs. Es steht im Gegensatz zum herkömmlichen CISC (Complex Instruction Set). Im Vergleich dazu verfügt RISC über ein einheitliches Befehlsformat, weniger Typen und weniger Adressierungsmethoden als komplexe Befehlssätze. Natürlich wird die Verarbeitungsgeschwindigkeit erheblich verbessert. Derzeit werden CPUs mit diesem Befehlssystem häufig in Servern der mittleren bis oberen Preisklasse verwendet, insbesondere High-End-Server verwenden alle CPUs mit dem RISC-Befehlssystem. Das RISC-Befehlssystem eignet sich besser für UNIX, das Betriebssystem von High-End-Servern. Jetzt ist Linux auch ein UNIX-ähnliches Betriebssystem. RISC-CPUs sind in Software und Hardware nicht mit Intel- und AMD-CPUs kompatibel.
Derzeit umfassen die CPUs, die RISC-Anweisungen in Mid- bis High-End-Servern verwenden, hauptsächlich die folgenden Kategorien: PowerPC-Prozessoren, SPARC-Prozessoren, PA-RISC-Prozessoren, MIPS-Prozessoren und Alpha-Prozessoren.
(3)IA-64
Es gab viele Debatten darüber, ob EPIC (Explicitly Parallel Instruction Computers) der Nachfolger der RISC- und CISC-Systeme ist. Betrachtet man das EPIC-System allein, ist es für Intels Prozessoren eher ein wichtiger Schritt hin zum RISC-System. Theoretisch kann die vom EPIC-System entwickelte CPU Windows-Anwendungssoftware unter derselben Hostkonfiguration viel besser verarbeiten als Unix-basierte Anwendungssoftware.
Intels Server-CPU mit EPIC-Technologie ist Itanium (Entwicklungscodename: Merced). Es handelt sich um einen 64-Bit-Prozessor und den ersten in der IA-64-Serie. Microsoft hat außerdem ein Betriebssystem mit dem Codenamen Win64 entwickelt und unterstützt es in der Software. Nachdem Intel den Satz übernommen hatte, war die IA-64-Architektur mit dem EPIC-Befehlssatz geboren. IA-64 ist in vielerlei Hinsicht eine enorme Verbesserung gegenüber x86. Es durchbricht viele Einschränkungen der traditionellen IA32-Architektur und erzielt bahnbrechende Verbesserungen bei den Datenverarbeitungsfähigkeiten, der Systemstabilität, der Sicherheit, der Benutzerfreundlichkeit und der erheblichen Rationalität.
Der größte Fehler der IA-64-Mikroprozessoren ist ihre mangelnde Kompatibilität mit x86. Damit Intels IA-64-Prozessoren Software aus zwei Generationen besser ausführen können, wurden IA-64-Prozessoren (Itanium, Itanium2...) eingeführt -zu-IA-64-Decoder, der x86-Anweisungen in IA-64-Anweisungen übersetzen kann. Dieser Decoder ist weder der effizienteste Decoder noch die beste Möglichkeit, x86-Code auszuführen (die beste Möglichkeit besteht darin, x86-Code direkt auf dem x86-Prozessor auszuführen), sodass die Leistung von Itanium und Itanium2 beim Ausführen von x86-Anwendungen sehr schlecht ist. Dies ist auch der Hauptgrund für die Entstehung von X86-64 geworden.
(4)X86-64 (AMD64 / EM64T)
Es wurde von AMD entwickelt, kann gleichzeitig 64-Bit-Integer-Operationen verarbeiten und ist mit der X86-32-Architektur kompatibel. Es unterstützt die logische 64-Bit-Adressierung und bietet die Option zur Konvertierung in die 32-Bit-Adressierung. Die Datenoperationsanweisungen sind jedoch standardmäßig auf 32-Bit und 8-Bit eingestellt und bieten die Option zur Konvertierung in 64-Bit und 16-Bit. Unterstützt Allzweckregister. Wenn es sich um eine 32-Bit-Operation handelt, muss das Ergebnis auf vollständige 64 Bit erweitert werden. Auf diese Weise gibt es einen Unterschied zwischen „direkter Ausführung“ und „Konvertierungsausführung“ im Befehl. Das Befehlsfeld ist 8 Bit oder 32 Bit groß, wodurch vermieden werden kann, dass das Feld zu lang ist.
Die Entwicklung von x86-64 (auch AMD64 genannt) ist nicht unbegründet. Der 32-Bit-Adressraum von x86-Prozessoren ist auf 4 GB Speicher begrenzt, und IA-64-Prozessoren sind nicht mit x86 kompatibel. AMD berücksichtigt vollständig die Bedürfnisse der Kunden und erweitert die Funktionen des x86-Befehlssatzes, sodass dieser Befehlssatz gleichzeitig 64-Bit-Rechenmodi unterstützen kann. Daher nennt AMD ihre Struktur x86-64. Technisch gesehen hat AMD zur Durchführung von 64-Bit-Operationen in der x86-64-Architektur ein neues R8-R15-Allzweckregister als Erweiterung des Originals eingeführt. Verwenden Sie diese Register. Auch die ursprünglichen Register wie EAX und EBX wurden von 32 Bit auf 64 Bit erweitert. Der SSE-Einheit wurden acht neue Register hinzugefügt, um SSE2 zu unterstützen. Die Erhöhung der Anzahl der Register wird zu Leistungsverbesserungen führen. Gleichzeitig ermöglicht die x86-64-Architektur, dass der Prozessor in den folgenden zwei Modi arbeitet, um sowohl 32- als auch 64-Bit-Codes und -Register zu unterstützen: Long Mode (Langmodus) und Legacy Mode (genetischer Modus). Der Langmodus ist in zwei Untermodi unterteilt: Modus (64-Bit-Modus und Kompatibilitätsmodus). Der Standard wurde in AMDs Opteron-Serverprozessoren eingeführt.
In diesem Jahr wurde auch die EM64T-Technologie eingeführt, die 64-Bit unterstützt. Bevor sie offiziell EM64T genannt wurde, war sie IA32E. Dies ist der Name der 64-Bit-Erweiterungstechnologie zur Unterscheidung des X86-Befehlssatzes. Intels EM64T unterstützt den 64-Bit-Submodus, der der X86-64-Technologie von AMD ähnelt. Er verwendet 64-Bit-Linear-Plane-Adressierung, fügt 8 neue Universalregister (GPRs) hinzu und fügt 8 Register zur Unterstützung von SSE-Befehlen hinzu. Ähnlich wie bei AMD wird die 64-Bit-Technologie von Intel mit IA32 kompatibel sein und IA32E wird nur verwendet, wenn ein 64-Bit-Betriebssystem ausgeführt wird. IA32E wird aus zwei Untermodi bestehen: dem 64-Bit-Untermodus und dem 32-Bit-Untermodus, die abwärtskompatibel mit AMD64 sind. Intels EM64T wird vollständig mit der X86-64-Technologie von AMD kompatibel sein. Jetzt hat der Nocona-Prozessor einige 64-Bit-Technologie hinzugefügt, und Intels Pentium 4E-Prozessor unterstützt auch 64-Bit-Technologie.
Es sollte gesagt werden, dass es sich bei beiden um 64-Bit-Mikroprozessorarchitekturen handelt, die mit dem x86-Befehlssatz kompatibel sind, es jedoch immer noch einige Unterschiede zwischen EM64T und AMD64 gibt. Das NX-Bit im AMD64-Prozessor wird in Intel-Prozessoren nicht bereitgestellt.
11. Superpipeline und Superskalar
Bevor wir Superpipeline und Superskalar erklären, wollen wir zunächst die Pipeline verstehen. Die Pipeline wurde erstmals von Intel im 486-Chip eingesetzt. Das Fließband funktioniert wie ein Fließband in der industriellen Produktion. In der CPU besteht eine Befehlsverarbeitungspipeline aus 5–6 Schaltkreiseinheiten mit unterschiedlichen Funktionen. Anschließend wird ein X86-Befehl in 5–6 Schritte unterteilt und dann jeweils von diesen Schaltkreiseinheiten ausgeführt, sodass ein Befehl in einem abgeschlossen werden kann CPU-Takt und erhöht so die Rechengeschwindigkeit der CPU. Jede Integer-Pipeline des klassischen Pentium ist in vier Pipeline-Ebenen unterteilt, nämlich Befehlsvorabruf, Dekodierung, Ausführung und Zurückschreiben von Ergebnissen. Die Gleitkomma-Pipeline ist in acht Pipeline-Ebenen unterteilt.
Superscalar nutzt mehrere integrierte Pipelines, um mehrere Prozessoren gleichzeitig auszuführen. Sein Kern besteht darin, Raum gegen Zeit zu tauschen. Die Super-Pipeline besteht darin, einen oder mehrere Vorgänge in einem Maschinenzyklus abzuschließen, indem sie die Pipeline verfeinert und die Hauptfrequenz erhöht. Ihr Kern besteht darin, Zeit gegen Raum auszutauschen. Beispielsweise ist die Pipeline des Pentium 4 bis zu 20 Stufen lang. Je länger die Schritte (Stufen) der Pipeline ausgelegt sind, desto schneller kann sie einen Befehl ausführen und sich somit an CPUs mit höheren Betriebsfrequenzen anpassen. Allerdings bringt eine zu lange Pipeline auch gewisse Nebenwirkungen mit sich. Es ist sehr wahrscheinlich, dass die tatsächliche Rechengeschwindigkeit einer CPU mit höherer Frequenz geringer ist. Dies ist beim Pentium 4 der Fall, obwohl seine Hauptfrequenz genauso hoch sein kann 1,4 G oder mehr, aber seine Rechenleistung ist weit unter der von AMDs 1,2 G Athlon oder sogar Pentium III.
12. Verpackungsform
Bei der CPU-Verpackung handelt es sich um eine Schutzmaßnahme, bei der der CPU-Chip oder das CPU-Modul mithilfe spezieller Materialien verfestigt wird, um Schäden zu verhindern. Im Allgemeinen muss die CPU verpackt werden, bevor sie an den Benutzer geliefert werden kann. Die Verpackungsmethode der CPU hängt von der CPU-Installationsform und dem Geräteintegrationsdesign ab. Aus allgemeiner Sicht werden CPUs, die normalerweise über Socket-Sockel installiert werden, mit PGA (Grid Array) verpackt, während CPUs, die über Slot-x-Steckplätze installiert werden, alle verpackt werden unter Verwendung der Verpackungsform SEC (Single-sided Junction Box). Hinzu kommen Verpackungstechnologien wie PLGA (Plastic Land Grid Array) und OLGA (Organic Land Grid Array). Aufgrund des zunehmend härteren Marktwettbewerbs besteht die aktuelle Entwicklungsrichtung der CPU-Packaging-Technologie hauptsächlich darin, Kosten zu sparen.
7. Erweiterter CPU-Befehlssatz
Die CPU ist auf Anweisungen angewiesen, um das System zu berechnen und zu steuern. Jede CPU ist mit einer Reihe von Befehlssystemen ausgestattet, die zu ihren Hardware-Schaltkreisen passen. Die Stärke von Anweisungen ist auch ein wichtiger Indikator für die CPU. Der Befehlssatz ist eines der effektivsten Werkzeuge zur Verbesserung der Effizienz von Mikroprozessoren. Aus der aktuellen Mainstream-Architektur lässt sich der Befehlssatz in zwei Teile unterteilen: komplexer Befehlssatz und vereinfachter Befehlssatz. Aus Sicht spezifischer Anwendungen wie Intels MMX (Multi Media Extended), SSE, SSE2 (Streaming-Single Instruction Multiple). data -Extensions 2), SEE3 und AMDs 3DNow! sind alles erweiterte Befehlssätze der CPU, die jeweils die Multimedia-, Grafik- und Internetverarbeitungsfähigkeiten der CPU verbessern.
Den erweiterten Befehlssatz der CPU bezeichnen wir üblicherweise als „CPU-Befehlssatz“. Der SSE3-Befehlssatz ist derzeit auch der kleinste Befehlssatz. Zuvor enthielt MMX 57 Befehle, SSE 50 Befehle, SSE2 144 Befehle und SSE3 13 Befehle. Derzeit ist SSE3 auch der fortschrittlichste Befehlssatz. Intel Prescott-Prozessoren unterstützen den SSE3-Befehlssatz auch für zukünftige Dual-Core-Prozessoren.
8. CPU-Kern und I/O-Betriebsspannung
Ab der 586CPU wird die Arbeitsspannung der CPU in zwei Typen unterteilt: Kernspannung und E/A-Spannung. Normalerweise ist die Kernspannung der CPU kleiner oder gleich der E/A-Spannung. Die Größe der Kernspannung richtet sich nach dem Produktionsprozess der CPU. Je kleiner der Produktionsprozess, desto niedriger sind im Allgemeinen die Kernbetriebsspannungen. Niederspannung kann die Probleme eines übermäßigen Stromverbrauchs und einer übermäßigen Wärmeentwicklung lösen.
9. Herstellungsprozess
Der Mikrometer des Herstellungsprozesses bezieht sich auf den Abstand zwischen den Schaltkreisen innerhalb des IC. Der Trend bei Herstellungsprozessen geht in Richtung höherer Dichte. IC-Schaltungsdesigns mit höherer Dichte bedeuten, dass ICs gleicher Größe Schaltungsdesigns mit höherer Dichte und komplexeren Funktionen aufweisen können. Jetzt sind die wichtigsten 180 nm, 130 nm und 90 nm. Kürzlich haben Beamte erklärt, dass es einen 65-nm-Herstellungsprozess gibt.
10. Befehlssatz
(1)CISC-Befehlssatz
CISC-Befehlssatz, auch als komplexer Befehlssatz bekannt, der englische Name ist CISC (Abkürzung für Complex Instruction Set Computer). In einem CISC-Mikroprozessor wird jede Anweisung des Programms der Reihe nach ausgeführt, und die Operationen in jeder Anweisung werden ebenfalls der Reihe nach seriell ausgeführt. Der Vorteil der sequentiellen Ausführung liegt in der einfachen Steuerung, die Auslastung verschiedener Teile des Computers ist jedoch nicht hoch und die Ausführungsgeschwindigkeit langsam. Tatsächlich handelt es sich um die CPU der x86-Serie (d. h. IA-32-Architektur), die von Intel und seinen kompatiblen CPUs wie AMD und VIA hergestellt wird. Sogar der neue X86-64 (auch AMD64 genannt) gehört zur Kategorie CISC.
Um zu wissen, was ein Befehlssatz ist, müssen wir mit der heutigen CPU mit X86-Architektur beginnen. Der X86-Befehlssatz wurde speziell von Intel für seine erste 16-Bit-CPU (i8086) entwickelt. Die CPU im weltweit ersten PC – i8088 (vereinfachte Version von i8086), der 1981 von IBM auf den Markt kam, verwendete ebenfalls X86-Befehle. dem Computer Der X87-Chip wurde hinzugefügt, um die Fließkomma-Datenverarbeitungsfähigkeiten zu verbessern. Von nun an werden der X86-Befehlssatz und der X87-Befehlssatz gemeinsam als X86-Befehlssatz bezeichnet.
Obwohl Intel mit der kontinuierlichen Weiterentwicklung der CPU-Technologie sukzessive neuere i80386, i80486, bis in die Vergangenheit PII Xeon, PIII Stellen Sie sicher, dass der Computer weiterhin verschiedene in der Vergangenheit entwickelte Anwendungen ausführen kann, um umfangreiche Softwareressourcen zu schützen und zu erben. Alle von Intel hergestellten CPUs verwenden weiterhin den X86-Befehlssatz, sodass die CPUs weiterhin zur X86-Serie gehören. Da die Intel X86-Serie und ihre kompatiblen CPUs (z. B. AMD Athlon MP) alle den X86-Befehlssatz verwenden, ist die heutige riesige Auswahl an X86-Serien und kompatiblen CPUs entstanden. x86CPU umfasst derzeit hauptsächlich Intel-Server-CPU und AMD-Server-CPU.
(2)RISC-Befehlssatz
RISC ist die Abkürzung für „Reduced Instruction Set Computing“ im Englischen, was auf Chinesisch „reduzierter Befehlssatz“ bedeutet. Es wurde auf der Grundlage des CISC-Anweisungssystems entwickelt. Jemand hat die CISC-Maschine getestet und gezeigt, dass die Häufigkeit der Verwendung verschiedener Anweisungen sehr unterschiedlich ist. Die am häufigsten verwendeten Anweisungen sind einige relativ einfache Anweisungen, die nur 20 % ausmachen Die Gesamtzahl der Anweisungen beträgt jedoch 80 %. Ein komplexes Befehlssystem erhöht zwangsläufig die Komplexität des Mikroprozessors, wodurch die Entwicklung des Prozessors langwierig und kostspielig wird. Und komplexe Anweisungen erfordern komplexe Operationen, die zwangsläufig die Geschwindigkeit des Computers verringern. Aus den oben genannten Gründen wurden RISC-CPUs in den 1980er Jahren geboren. Im Vergleich zu CISC-CPUs optimierten RISC-CPUs nicht nur das Befehlssystem, sondern führten auch eine sogenannte „Superskalar- und Super-Pipeline-Struktur“ ein, die die Parallelverarbeitungsfähigkeiten erheblich erhöhte.
Der RISC-Befehlssatz ist die Entwicklungsrichtung von Hochleistungs-CPUs. Es steht im Gegensatz zum herkömmlichen CISC (Complex Instruction Set). Im Vergleich dazu verfügt RISC über ein einheitliches Befehlsformat, weniger Typen und weniger Adressierungsmethoden als komplexe Befehlssätze. Natürlich wird die Verarbeitungsgeschwindigkeit erheblich verbessert. Derzeit werden CPUs mit diesem Befehlssystem häufig in Servern der mittleren bis oberen Preisklasse verwendet, insbesondere High-End-Server verwenden alle CPUs mit dem RISC-Befehlssystem. Das RISC-Befehlssystem eignet sich besser für UNIX, das Betriebssystem von High-End-Servern. Jetzt ist Linux auch ein UNIX-ähnliches Betriebssystem. RISC-CPUs sind in Software und Hardware nicht mit Intel- und AMD-CPUs kompatibel.
Derzeit umfassen die CPUs, die RISC-Anweisungen in Mid- bis High-End-Servern verwenden, hauptsächlich die folgenden Kategorien: PowerPC-Prozessoren, SPARC-Prozessoren, PA-RISC-Prozessoren, MIPS-Prozessoren und Alpha-Prozessoren.
(3)IA-64
Es gab viele Debatten darüber, ob EPIC (Explicitly Parallel Instruction Computers) der Nachfolger der RISC- und CISC-Systeme ist. Betrachtet man das EPIC-System allein, ist es für Intels Prozessoren eher ein wichtiger Schritt hin zum RISC-System. Theoretisch kann die vom EPIC-System entwickelte CPU Windows-Anwendungssoftware unter derselben Hostkonfiguration viel besser verarbeiten als Unix-basierte Anwendungssoftware.
Intels Server-CPU mit EPIC-Technologie ist Itanium (Entwicklungscodename: Merced). Es handelt sich um einen 64-Bit-Prozessor und den ersten in der IA-64-Serie. Microsoft hat außerdem ein Betriebssystem mit dem Codenamen Win64 entwickelt und unterstützt es in der Software. Nachdem Intel das Set übernommen hatte, wurde die IA-64-Architektur mit dem epischen Anweisungssatz geboren. IA-64 ist in vielen Aspekten eine enorme Verbesserung gegenüber X86. Es bricht viele Einschränkungen der traditionellen IA32 -Architektur durch und erzielt bahnbrechende Verbesserungen der Datenverarbeitungsfunktionen, der Systemstabilität, der Sicherheit, der Benutzerfreundlichkeit und der beträchtlichen Rationalität.
Der größte Fehler der IA-64-Mikroprozessoren ist die mangelnde Kompatibilität mit X86. -TO-IA-64-Decoder, die X86-Anweisungen in IA-64-Anweisungen umsetzen kann. Dieser Decoder ist nicht der effizienteste Decoder, und es ist auch nicht der beste Weg, den X86 -Code auszuführen (der beste Weg besteht darin, den X86 -Code direkt auf dem X86 -Prozessor auszuführen). Dies ist auch der grundlegende Grund für die Entstehung von x86-64 geworden.
(4) x86-64 (AMD64 / EM64T)
Von AMD entworfen, kann es gleichzeitig 64-Bit-Ganzzahloperationen abwickeln und ist mit der X86-32-Architektur kompatibel. Es unterstützt die 64-Bit-Adressierung und bietet die Möglichkeit, in die 32-Bit-Adressierung zu konvertieren. Unterstützt allgemeine Register, wenn es sich um einen 32-Bit-Betrieb handelt, muss das Ergebnis auf eine vollständige 64 Bit erweitert werden. Auf diese Weise gibt es einen Unterschied zwischen "direkter Ausführung" und "Konvertierungsausführung" in der Anweisung.
Die Erstellung von X86-64 (auch AMD64 genannt) ist nicht unbegründet. AMD berücksichtigt die Bedürfnisse der Kunden vollständig und verbessert die Funktionen des X86-Befehls, damit dieser Befehlssatz 64-Bit-Computermodi gleichzeitig unterstützen kann. Um 64-Bit-Operationen in der X86-64-Architektur auszuführen, hat AMD ein neues R8-R15-Register für Allzwecke als Erweiterung der ursprünglichen Verwendung dieser Register eingeführt. Die ursprünglichen Register wie EAX und EBX wurden ebenfalls von 32 Bit auf 64 Bit erweitert. In der SSE -Einheit wurden acht neue Register hinzugefügt, um SSE2 zu unterstützen. Die Zunahme der Anzahl der Register führt zu Leistungsverbesserungen. Gleichzeitig, um sowohl 32- als auch 64-Bit-Codes und Register zu unterstützen, ermöglicht die X86-64-Architektur dem Prozessor, in den folgenden zwei Modi zu arbeiten: Long-Modus (Long-Modus) und Legacy-Modus (genetischer Modus). Der Long-Modus ist in zwei Untermodien unterteilt: Modus (64-Bit-Modus und Kompatibilitätsmodus). Der Standard wurde in den Opteron -Serverprozessoren von AMD eingeführt.
In diesem Jahr wurde auch die EM64T-Technologie, die 64-Bit unterstützt. Das EM64T von Intel unterstützt den 64-Bit-Untermodus, der der X86-64-Technologie von AMD ähnelt. Ähnlich wie bei AMD wird die 64-Bit-Technologie von Intel mit IA32 und IA32E kompatibel sein. IA32E besteht aus 2 Submodes: 64-Bit-Submodus und 32-Bit-Untermodus, die mit AMD64 rückwärtskompatibel sind. Das EM64T von Intel wird mit der X86-64-Technologie von AMD vollständig kompatibel sein. Jetzt hat der Nocona-Prozessor eine 64-Bit-Technologie hinzugefügt, und der Pentium 4E-Prozessor von Intel unterstützt auch die 64-Bit-Technologie.
Es sollte gesagt werden, dass beide 64-Bit-Mikroprozessor-Architekturen mit dem X86-Befehlssatz kompatibel sind, aber es gibt immer noch einige Unterschiede zwischen EM64T und AMD64.
11. Superpipeline und Superscalar
Bevor Sie Superpipeline und Superscalar erklären, verstehen wir zunächst die Pipeline. Die Pipeline wurde zuerst von Intel im 486 -Chip verwendet. Die Montagelinie funktioniert wie eine Montagelinie in der industriellen Produktion. In der CPU besteht eine Unterrichtsverarbeitungspipeline aus 5-6 Leitereinheiten mit unterschiedlichen Funktionen, und dann wird eine X86-Anweisung in 5-6 Schritte unterteilt und dann von diesen Schaltungseinheiten ausgeführt, damit eine Anweisung in einem abgeschlossen werden kann CPU -Taktzyklus. Jede ganzzahlige Pipeline des klassischen Pentiums ist in vier Pipeline -Ebenen unterteilt, nämlich Vorab-, Dekodierung, Ausführung und Rückschreibergebnisse.
Superscalar verwendet integrierte mehrfache Pipelines, um mehrere Prozessoren gleichzeitig auszuführen. Die Super -Pipeline besteht darin, einen oder mehrere Vorgänge in einem Maschinenzyklus zu vervollständigen, indem die Pipeline verfeinert und die Hauptfrequenz erhöht wird. Zum Beispiel beträgt die Pipeline des Pentiums 4 bis zu 20 Stufen. Je länger die Schritte (Stufen) der Pipeline entworfen werden, desto schneller kann sie eine Anweisung abschließen, sodass sie sich mit höheren Betriebsfrequenzen an CPUs anpassen kann. Eine übermäßig lange Pipeline bringt jedoch auch bestimmte Nebenwirkungen. 1,4g oder mehr.
12. Paketform
Die CPU -Verpackung ist eine Schutzmaßnahme, bei der bestimmte Materialien das CPU -Chip- oder CPU -Modul darin verfestigen, um Schäden zu vermeiden. Die Verpackungsmethode der CPU hängt von der CPU -Installationsform und dem Design der Geräteintegration ab. Verwenden von SEC (einseitiger Anschlussbox) Form der Verpackung. Es gibt auch Verpackungstechnologien wie PLGA (Plastic Land Grid Array) und Olga (organisches Landgitterarray). Aufgrund des zunehmend heftigen Marktwettbewerbs ist die aktuelle Entwicklungsrichtung der CPU -Verpackungstechnologie hauptsächlich Kosteneinsparungen.