low latency ethernet

Ethernet Verilog à faible latence pour Nasdaq HFT FPGA

Implémentation RTL d'une interface Ethernet à faible latence pour les besoins du projet HFT FPGA.

Afin de permettre d'obtenir une latence plus faible, toutes les fonctionnalités qui ne sont pas strictement nécessaires à notre cas d'utilisation seront supprimées. Les utilisateurs externes doivent supposer que ce projet sera réutilisable pour un cas d'utilisation différent ou qu'il est conforme à 802.3.

PHY

IP pour 10GBASE-R et 40GBASE-R à 4 voies, voir sous-module.

MAC

Caractéristiques :

• Prend en charge le marquage VLAN, ne prend pas en charge le double marquage VLAN

Hypothèses :

• Interface duplex intégral uniquement

UDP

flux de données rx

Caractéristiques :

• IPv4, pas de support pour la fragmentation

• Options de support, supprimez les données

• ne prend en charge que UDP, ignore tous les autres types de paquets

Hypothèses :

• Les paquets UDP contenant des datagrammes MoldUDP64 ne seront jamais fragmentés

demande de retransmission tx

Caractéristiques :

• IPv4

• toutes les données seront regroupées dans un paquet UDP

• tous les paquets seront destinés à la même destination

• Aucune contre-pression ne sera appliquée sur le fournisseur de données UDP

Hypothèses :

• Le fournisseur de données UDP transmettra potentiellement des données avec des bulles, un signal valide sera fourni

TCP

Implémentation RTL d'un module TCP à socket unique.

Caractéristiques :

• IPv4

Hypothèses :

• Le serveur ITCH est situé à une seule adresse de désignation

• Il n'y aura qu'une seule connexion active à la fois

Caractéristiques et hypothèses communes

Caractéristiques et hypothèses partagées entre toutes les interfaces Ethernet.

Caractéristiques :

• L'IP est définie statiquement

• La passerelle MAC est définie statiquement

Hypothèses :

• L'adresse du serveur distant ne changera jamais

• Je peux envoyer un accusé de réception plus rapidement que recevoir de nouveaux paquets

• Pas de segmentation des paquets

Feuille de route

En développement :

• Chemin de données large PCS 10G 16b

• Chemin de données large PCS 40G 256b

• Chemin de données large MAC 10G 16b/32b/64b

• IPv4 16b

• IPv4 64b

• UDP16b

• UDP

• TCP16b