Pour des instructions détaillées de bout en bout, consultez nos didacticiels.
Pour la documentation de référence, consultez notre site Web.
drivers/tcu_pynq
dans /home/xilinx/tcu_pynq
sur votre plateforme de développement FPGA. docker pull tensilai/tensil
docker run -u $(id -u ${USER}):$(id -g ${USER}) -v $(pwd):/work -w /work -it tensilai/tensil bash
Compilez le modèle AI/ML (ResNet20 v2 CIFAR) pour une architecture TCU spécifique et une plate-forme de développement FPGA, PYNQ Z1 dans cet exemple.
tensil compile -a /demo/arch/pynqz1.tarch -m /demo/models/resnet20v2_cifar.onnx -o "Identity:0" -s true
tensil compile -a /demo/arch/pynqz1.tarch -m /demo/models/resnet20v2_cifar.pb -o "Identity" -s true
tensil emulate -m resnet20v2_cifar_onnx_pynqz1.tmodel -i /demo/models/data/resnet_input_1x32x32x8.csv
Créez Verilog RTL pour une architecture TCU spécifique et une plate-forme de développement FPGA, PYNQ Z1 dans cet exemple.
tensil rtl -a /demo/arch/pynqz1.tarch -s true
Créez un design Vivado pour une plate-forme de développement FPGA spécifique. Nous incluons des étapes détaillées dans notre didacticiel PYNQ Z1. Si vous êtes bloqué, nous pouvons vous aider ! Veuillez nous contacter à [email protected] ou sur Discord.
Utilisez les notebooks PYNQ et Jupyter pour exécuter le modèle AI/ML sur FPGA. (Voir dans notebooks
.)
wget https://github.com/tensil-ai/tensil-models/archive/main.tar.gz
tar xf main.tar.gz
mv tensil-models-main models
rm main.tar.gz
./mill rtl.run -a ./arch/pynqz1.tarch -s true
./mill compiler.run -a ./arch/pynqz1.tarch -m ./models/resnet20v2_cifar.onnx -o "Identity:0" -s true
./mill emulator.run -m resnet20v2_cifar_onnx_pynqz1.tmodel -i ./models/data/resnet_input_1x32x32x8.csv
./mill __.test -l org.scalatest.tags.Slow
Pour exécuter un seul test RTL dans, par exemple, le module Accumulator, et également générer un fichier VCD, procédez :
./mill rtl.test.testOnly tensil.tcu.AccumulatorSpec -- -DwriteVcd=true -z "should accumulate values"
Pour afficher le dernier fichier VCD généré :
./scripts/gtkwave/display-latest-vcd.py
Pour afficher un fichier VCD spécifique :
./scripts/gtkwave/display-vcd.sh <vcd_file>
docker build -f docker/web/Dockerfile -t tensil-web-compiler .
aws ecr get-login-password | docker login --username AWS --password-stdin <ACCOUNT ID>.dkr.ecr.<REGION>.amazonaws.com
docker tag tensil-web-compiler <ACCOUNT ID>.dkr.ecr.<REGION>.amazonaws.com/tf2rtl-web-compiler
docker push <ACCOUNT ID>.dkr.ecr.<REGION>.amazonaws.com/tf2rtl-web-compiler