ACCL
1.0.0
ACCL は、Vitis カーネルと関連する XRT ドライバーであり、ザイリンクス FPGA に MPI のようなコレクティブを提供します。 ACCL は、FPGA ファブリックに常駐する計算カーネルが、FPGA とホスト間のデータ移動を必要とせずに、ホストの監視下で直接通信できるように設計されています。代わりに、ACCL は Vitis 互換の TCP および UDP スタックを使用して、Alveo カード上の最大 100 Gbps でイーサネット経由で FPGA を直接接続します。
ACCL は現在、Send/Recv と次の集合をサポートしています。
ACCL 対応デザインを構築し、C++ から操作する方法については、INSTALL.md を参照してください。 Python から ACCL を使用するには、PyACCL を参照してください。
私たちの著作物を使用する場合、または独自の著作物で引用したい場合は、次の引用を使用してください。
@INPROCEEDINGS{9651265,
author={He, Zhenhao and Parravicini, Daniele and Petrica, Lucian and O’Brien, Kenneth and Alonso, Gustavo and Blott, Michaela},
booktitle={2021 IEEE/ACM International Workshop on Heterogeneous High-performance Reconfigurable Computing (H2RC)},
title={ACCL: FPGA-Accelerated Collectives over 100 Gbps TCP-IP},
year={2021},
pages={33-43},
doi={10.1109/H2RC54759.2021.00009}}