caravelダウンロード - caravelソースコードのダウンロード

caravel

その他のソースコード

1.0.0

ダウンロード

キャラベルハーネス

注記：

このプロジェクトのドキュメントは、Caravel の新しい再設計バージョンの変更を反映するために更新されています。

概要

Caravel は、SkyWater Technologies の Sky130 ノードに基づく Efabless Open MPW および ChipIgnite シャトル用のテンプレート SoC です。現在の SoC アーキテクチャを以下に示します。

docs/source/_static/caravel_block_diagram.jpg

データシートと詳細なドキュメントはここにあります

カラベル建築

Caravel は、ハーネスフレームと、管理領域およびユーザープロジェクト領域のドロップインモジュール用の 2 つのラッパーで構成されます。

ハーネスの定義

ハーネス自体には、クロッキングモジュール、DLL、ユーザー ID、ハウスキーピング SPI、POR、および GPIO コントロールが含まれています。

GPIO 処理は管理 SoC から SPI に移動されました。 SPI はウィッシュボーンインターフェイスを取得します。管理 SoC は、4 ピン SPI インターフェイスを引き継ぐのではなく、ウィッシュボーンを通じて SPI と通信します。

ID のような新しいブロックには、各 GPIO の電源投入時のモードがあります。テキストファイルで設定可能です。 SPI ピンは起動時の動作用に固定されています。

電源投入時に、SPI は GPIO を自動的に構成します。 SPI とウィッシュボーンバスの両方から手動ロードが可能です。

ハーネス内を除く管理 SoC の外にあるすべての機能は、「ハウスキーピング」と呼ばれる 1 つの大きなモジュールに組み込まれています。これには、含まれるすべての機能用の多数のレジスタが含まれており、GPIO ピン 1 ～ 4 を介してパッドフレームに接続された「フロントドア」SPI インターフェイスと、管理 SoC に接続された「バックドア」ウィッシュボーンインターフェイスを備えています。管理 Soc は、ハウスキーピングモジュール用に 0x26000000 のメモリブロックを予約します。ハウスキーピングモジュールは、バイト幅の SPI レジスタデータを使用するインターフェイスを介して管理 SoC とデータを交換します。小さなステートマシンが 4 つの連続するウィッシュボーンアドレスを読み取り、アドレスデコーダが対応する SPI レジスタを決定します。ステートマシンは、4 バイトすべてが処理されるまで SoC をストールさせてから、アクノリッジ信号を返します。

管理エリア

管理領域は、別のリポジトリとして実装されるドロップインモジュールです。通常、タイマー、UART、GPIO などの多数の周辺機器を含む RISC-V ベースの SoC が含まれています。管理領域では、次の目的で使用できるファームウェアが実行されます。

ユーザープロジェクト I/O パッドの設定
ユーザープロジェクト信号の監視と制御 (オンチップロジックアナライザープローブを介して)
ユーザープロジェクトの電源を制御します

管理領域には管理 SoC 用の SRAM が実装されています。

管理コアのデフォルトのインスタンス化は、ここにあります。詳細については、管理コアのドキュメントを参照してください。

ユーザープロジェクトエリア

ここはユーザースペースです。それは、 2.92mm x 3.52mmの限られたシリコン領域と、固定数のＩ／Ｏパッド38および電源パッド4を有する。

ユーザー空間は、管理 SoC によって提供される次のユーティリティにアクセスできます。

38 IO ポート
128ロジックアナライザプローブ
管理 SoC ウィッシュボーンバスへのウィッシュボーンポート接続。

ユーザープロジェクトのクイックスタート

あなたの領域は完全なユーザー空間なので、自由にそこにプロジェクトを追加するか、別のマクロを作成して個別に強化してから、デジタルプロジェクトの場合はuser_project_wrapperに挿入し、アナログプロジェクトの場合はuser_project_analog_wrapperに挿入します。

デジタルユーザープロジェクト

ユーザー空間用のデジタルプロジェクトを構築している場合は、caravel_user_project でサンプルプロジェクトを確認してください。

OpenLANE を使用して設計を強化する場合は、この README の手順に従ってください。

デジタルユーザープロジェクトは、次の要件に従う必要があります。

最上位モジュールの名前はuser_project_wrapperです
user_project_wrapper 、Digital Wrapper Pin Order で定義されたピン順序に従います。
user_project_wrapper 、Digital Wrapper の固定構成での固定設計構成に従います。
ユーザープロジェクトリポジトリは、必須のディレクトリ構造に従います。

アナログユーザープロジェクト

ユーザー空間のアナログプロジェクトを構築している場合は、caravel_user_project_analog でサンプルプロジェクトを確認してください。

アナログユーザープロジェクトは、次の要件に従う必要があります。

最上位モジュールの名前はuser_analog_project_wrapperです
user_analog_project_wrapper空のアナログラッパーを使用します。
user_analog_project_wrapper空のアナログラッパーと同じピンの順序と配置に従います。

重要

リポジトリに何かをコミットする前に、必ずmake compress実行してください。圧縮されたバージョンと圧縮されていないバージョンのgds/user_project_wrapper.gdsを 2 つ存在させることは避けてください。

ツールとバージョン管理の詳細については、tool-versioning.rst を参照してください。

必要なディレクトリ構造

gds/ : プロジェクトで使用または生成されたすべての gds ファイルが含まれます。
def : プロジェクトで使用または生成されたすべての def ファイルが含まれます。
lef/ : プロジェクトで使用または生成されたすべての lef ファイルが含まれます。
mag/ : プロジェクトで使用または生成されたすべての mag ファイルが含まれます。
maglef : プロジェクトで使用または生成されたすべての Magref ファイルが含まれます。
spi/lvs/ : プロジェクトで使用または生成されたすべてのスパイスファイルが含まれます。
verilog/dv : すべてのシミュレーションテストベンチとその実行方法が含まれています。
verilog/gl/ : すべての合成/詳細化されたネットリストが含まれます。
verilog/rtl : すべての Verilog RTL とソースファイルが含まれます。
openlane/<macro>/ : プロジェクトで openlane を実行するために使用されるすべての構成ファイルが含まれます。
info.yaml : この例で必要なすべての情報が含まれています。 user_project_wrapper の合成されたゲートレベルネットリストだけでなく、精緻化されたキャラベルネットリストを指していることを確認してください。