1. サーバープロセッサ周波数
サーバープロセッサのメイン周波数はクロック周波数とも呼ばれ、単位は MHz で、CPU の計算速度を示すために使用されます。 CPU メイン周波数 = FSB × 逓倍率。多くの人は、メイン周波数が CPU の動作速度を決定すると考えていますが、これは一方的なだけでなく、サーバーに関しても偏った理解です。これまでのところ、主要なプロセッサメーカーである Intel と AMD の 2 社でも、主要な周波数と実際の計算速度との数値的関係を実現できる明確な公式は存在しません。この点については、Intel の製品開発動向から始めます。 , Intelが自社のメイン周波数の開発強化を非常に重視していることがわかります。他のプロセッサ メーカーと同様に、ある人はこれを 1G Transmeta プロセッサと比較しました。その動作効率は 2G Intel プロセッサと同等です。
したがって、CPU のメイン周波数は、CPU の実際の演算能力には直接関係しません。メイン周波数は、CPU 内のデジタル パルス信号の発振速度を示します。 Intel のプロセッサ製品でもこの例を見ることができます。1 GHz Itanium チップは 2.66 GHz Xeon/Opteron とほぼ同じ速度で実行でき、1.5 GHz Itanium 2 は 4 GHz Xeon/Opteron とほぼ同じ速度です。 CPU の計算速度は、CPU のパイプラインのさまざまな側面のパフォーマンス指標にも依存します。
もちろん、メイン周波数は実際の計算速度に関係しますが、メイン周波数は CPU パフォーマンスの一側面にすぎず、CPU の全体的なパフォーマンスを表すものではないとしか言えません。
2. サーバーのフロントサイド バス (FSB) 周波数
フロントサイド バス (FSB) 周波数 (つまり、バス周波数) は、CPU とメモリ間の直接データ交換の速度に直接影響します。データ帯域幅 = (バス周波数 × データ帯域幅)/8 という計算式があります。データ送信の最大帯域幅は、同時に送信されるすべてのデータの幅と送信周波数によって決まります。たとえば、64 ビットをサポートする現在の Xeon Nocona のフロントサイド バスは 800MHz であり、計算式によれば、最大データ転送帯域幅は 6.4GB/秒です。
FSB と FSB 周波数の違い: FSB の速度はデータ送信の速度を指し、FSB は CPU とマザーボード間の同期動作の速度を指します。言い換えれば、100MHz FSB は 1 秒間に 1,000 万回発振するデジタル パルス信号を指し、100MHz フロントサイド バスは 1 秒間に CPU が受け入れることができるデータ送信量 (100MHz×64bit÷8Byte) を指します。 /ビット=800MB/秒。
実際、「HyperTransport」アーキテクチャの登場により、実際のフロントサイド バス (FSB) 周波数が変化しました。 IA-32 アーキテクチャには、メモリ コントローラー ハブ (MCH)、I/O コントローラー ハブ、およびデュアル Xeon プロセッサーである Intel 7501 チップセットや Intel 7505 チップセットなどの PCI ハブという 3 つの重要なコンポーネントが必要であることは以前からわかっていました。含まれる MCH は、CPU に 533MHz のフロントサイド バス周波数を提供し、DDR メモリを使用すると、フロントサイド バス帯域幅は 4.3GB/秒に達します。
ただし、プロセッサのパフォーマンスが向上し続けるにつれて、システム アーキテクチャに多くの問題も引き起こされます。 「HyperTransport」アーキテクチャは問題を解決するだけでなく、AMD Opteron プロセッサなどの柔軟な HyperTransport I/O バス アーキテクチャにより、プロセッサがデータを送信しないようにメモリ コントローラを統合できます。チップセットはシステム バスを介してメモリと直接データを交換します。この場合、AMD Opteron プロセッサーのフロントサイド バス (FSB) 周波数についてどこから話し始めればよいのかわかりません。
3.プロセッサーFSB
FSB は CPU の基本周波数であり、その単位も MHz です。 CPU の FSB はマザーボード全体の動作速度を決定します。端的に言えば、デスクトップコンピュータでオーバークロックと呼ばれるものは、CPU の FSB をオーバークロックすることを指します (もちろん、通常の状況では CPU 乗数はロックされています)。これはよく理解されていると思います。ただし、サーバーCPUの場合、オーバークロックは絶対に許可されません。前述したように、CPU はマザーボードの動作速度を決定します。サーバーの CPU がオーバークロックされ、FSB が変更されると、非同期動作が発生します。これにより、全体の動作が低下します。サーバーが非同期で実行されるため、システムが不安定になります。
現在のほとんどのコンピュータ システムでは、FSB はメモリとマザーボード間の同期動作速度でもあります。このように、CPU の FSB がメモリに直接接続されて、2 つの間の同期動作状態を実現していることがわかります。 FSB と FSB 周波数は混同されやすいので、次の FSB の概要で 2 つの違いについて説明します。
4. CPU ビットとワード長
ビット：デジタル回路やコンピュータ技術で使用される2進数のコードで、CPUでは「0」か「1」が「ビット」になります。
語長: コンピュータ技術では、CPU が単位時間当たり (同時に) 処理できる 2 進数の数を語長と呼びます。したがって、語長 8 ビットのデータを処理できる CPU を通常 8 ビット CPU と呼びます。同様に、32 ビット CPU は単位時間あたり 32 ビットの語長のバイナリ データを処理できます。 バイトとワード長の違い: 一般的に使用される英語の文字は 8 ビット 2 進数で表現できるため、通常 8 ビットをバイトと呼びます。ワード長の長さは固定ではなく、CPU ごとに異なります。 8 ビット CPU は一度に 1 バイトしか処理できませんが、32 ビット CPU は一度に 4 バイトを処理できます。同様に、64 ビット CPU は一度に 8 バイトを処理できます。
5. 周波数逓倍係数
倍率とは、CPU のメイン周波数と FSB の間の相対的な比例関係を指します。同じ FSB では、周波数乗数が大きいほど、CPU 周波数も高くなります。しかし実際には、同じ FSB の前提の下では、高倍率の CPU 自体にはほとんど意味がありません。これは、CPU とシステム間のデータ伝送速度が制限されているためです。CPU が盲目的に高い乗数を追求し、高いメイン周波数を取得すると、CPU がシステムからデータを取得する最大速度という明らかな「ボトルネック」効果が生じるからです。 CPU の計算速度要件を満たせません。一般に、エンジニアリング サンプルを除いて、Intel の CPU は乗算器をロックしていますが、AMD はこれまで乗数をロックしていませんでした。
6.CPUキャッシュ
キャッシュ サイズも CPU の重要な指標の 1 つであり、キャッシュの構造とサイズは CPU の速度に大きな影響を与えます。CPU 内のキャッシュは非常に高い周波数で実行され、通常は CPU と同じ周波数で動作します。プロセッサーに搭載されており、その作業効率はシステム メモリやハードディスクよりもはるかに優れています。実際の作業では、CPU が同じデータブロックを繰り返し読み取る必要があることがよくありますが、キャッシュ容量の増加により、メモリやハードディスク内でデータを検索することなく CPU 内でデータを読み取るヒット率が大幅に向上し、システムが向上します。パフォーマンス。 。ただし、CPU チップ面積やコストなどの要因により、キャッシュは非常に小さいです。
L1 キャッシュ (レベル 1 キャッシュ) は CPU の 1 次キャッシュであり、データ キャッシュと命令キャッシュに分かれています。内蔵L1キャッシュの容量と構造はCPUの性能に大きく影響しますが、キャッシュメモリはスタティックRAMで構成されており、CPUのダイ領域をあまり大きくすることができないため、容量が大きくなります。 L1 キャッシュが十分ではない可能性があります。大きくしすぎた可能性があります。一般的なサーバーCPUのL1キャッシュの容量は、通常32～256KBです。
L2 キャッシュ (2 次キャッシュ) は、CPU の 2 番目の層キャッシュであり、内部チップと外部チップに分かれています。内部オンチップ L2 キャッシュはメイン周波数と同じ速度で動作しますが、外部 L2 キャッシュはメイン周波数の半分でのみ動作します。 L2 キャッシュの容量も CPU のパフォーマンスに影響します。原則として、現在の家庭用 CPU の最大容量は 512 KB ですが、サーバーやワークステーションの CPU の L2 キャッシュは 256 KB です。 1MB から、2MB または 3MB に達するものもあります。
L3 キャッシュ (3 レベル キャッシュ) は 2 つのタイプに分かれています。初期のものは外部にあり、現在のものは内蔵されています。実際の効果としては、L3 キャッシュを適用すると、大量のデータを計算する際のメモリの待ち時間がさらに短縮され、プロセッサのパフォーマンスが向上します。メモリ遅延の削減と大規模データ コンピューティング機能の向上は、ゲームに役立ちます。サーバーの分野では、L3 キャッシュを追加してもパフォーマンスが大幅に向上します。たとえば、L3 キャッシュが大きい構成では、物理メモリがより効率的に使用されるため、低速なディスク I/O サブシステムよりも多くのデータ要求を処理できます。より大きな L3 キャッシュを備えたプロセッサーでは、ファイル システムのキャッシュ動作がより効率的になり、メッセージとプロセッサーのキューの長さが短縮されます。
実際、最初期の L3 キャッシュは AMD が発売した K6-III プロセッサに適用されましたが、当時の L3 キャッシュは製造プロセスによって制限されており、チップには組み込まれておらず、マザーボードに組み込まれていました。 L3 キャッシュはシステム バス周波数とのみ同期できますが、実際にはメイン メモリとそれほど変わりません。その後、L3 キャッシュはサーバー市場向けの Intel の Itanium プロセッサによって使用されました。次に、P4EE と Xeon MP です。 Intel はまた、9MB L3 キャッシュを搭載した Itanium2 プロセッサを発売し、その後、24MB L3 キャッシュを搭載したデュアルコア Itanium2 プロセッサを発売する予定です。
しかし、基本的にL3キャッシュはプロセッサの性能向上にはあまり重要ではなく、例えば1MBのL3キャッシュを搭載したXeon MPプロセッサは依然としてOpteronのフロントサイドバスの敵ではないことがわかります。キャッシュの増加よりもパフォーマンスの向上が効果的です。
[カットページ]
7. CPU拡張命令セット
CPU は命令に依存してシステムを計算および制御します。各 CPU は、そのハードウェア回路に適合する一連の命令システムを使用して設計されています。命令の強度も CPU の重要な指標です。命令セットは、マイクロプロセッサの効率を向上させる最も効果的なツールの 1 つです。現在の主流のアーキテクチャでは、インテルの MMX (Multi Media Extended)、SSE、SSE2 (Streaming-Single Inspection Multiple) などの特定のアプリケーションの観点から、命令セットは複雑な命令セットと単純化された命令セットの 2 つの部分に分けることができます。データ -Extensions 2)、SEE3、および AMD の 3DNow! はすべて CPU の拡張命令セットであり、それぞれ CPU のマルチメディア、グラフィックス、インターネット処理能力を強化します。
通常、CPU の拡張命令セットを「CPU 命令セット」と呼びます。 SSE3 命令セットは、現在最小の命令セットでもあります。以前は、MMX には 57 コマンドが含まれ、SSE には 50 コマンドが含まれ、SSE2 には 144 コマンドが含まれ、SSE3 には 13 コマンドが含まれていました。現在、SSE3 は最も高度な命令セットでもあり、Intel Prescott プロセッサはすでに SSE3 命令セットをサポートしています。AMD は、将来の Transmeta プロセッサにも SSE3 命令セットのサポートを追加する予定です。
8. CPUコアとI/O動作電圧
586CPU 以降、CPU の動作電圧はコア電圧と I/O 電圧の 2 種類に分けられます。通常、CPU のコア電圧は I/O 電圧以下です。コア電圧のサイズは CPU の製造プロセスに基づいて決定され、一般に製造プロセスが小さいほど、コアの動作電圧は 1.6 ～ 5V になります。低電圧により、過剰な電力消費と過剰な発熱の問題を解決できます。
9. 製造工程
製造プロセスのミクロンは、IC 内の回路間の距離を指します。製造プロセスの傾向は高密度化に向かっています。 IC 回路設計の高密度化は、同じサイズの IC がより高密度でより複雑な機能を備えた回路設計を行えることを意味します。現在、主なものは180nm、130nm、90nmです。最近、関係者は65nmの製造プロセスがあると述べました。
10. 命令セット
(1)CISC命令セット
CISC 命令セットは、複雑な命令セットとも呼ばれ、英語名は CISC (Complex struction Set Computer の略称) です。 CISCマイクロプロセッサでは、プログラムの各命令は順番にシリアルに実行され、各命令内の演算も順番にシリアルに実行されます。逐次実行の利点は制御が簡単なことですが、コンピュータ各部の使用率が高くなく、実行速度が遅いという点があります。実際には、Intel が製造する x86 シリーズ (つまり、IA-32 アーキテクチャ) CPU と、AMD や VIA などのその互換 CPU です。新しい X86-64 (AMD64 とも呼ばれる) も CISC のカテゴリに属します。
命令セットとは何かを知るには、今日の X86 アーキテクチャ CPU から始める必要があります。 X86 命令セットは、インテルが最初の 16 ビット CPU (i8086) 用に特別に開発したもので、1981 年に IBM が発売した世界初の PC、i8088 (i8086 の簡易版) の CPU も同時に X86 命令を使用しました。コンピュータ X87 チップは、浮動小数点データ処理機能を向上させるために追加されました。今後、X86 命令セットと X87 命令セットを総称して X86 命令セットと呼びます。
CPU テクノロジーの継続的な開発により、Intel は新しい i80386、i80486、過去の PII Xeon、PIII Xeon、Pentium 3、そして最終的に今日の Pentium 4 シリーズ、Xeon (Xeon Nocona を除く) を次々に開発してきましたが、豊富なソフトウェア リソースを保護および継承するために、コンピューターが過去に開発されたさまざまなアプリケーションを実行し続けることができるようにするため、インテルが製造するすべての CPU は引き続き X86 命令セットを使用するため、インテルの CPU は依然として X86 シリーズに属します。 Intel X86 シリーズおよびその互換 CPU (AMD Athlon MP など) はすべて X86 命令セットを使用しているため、今日の X86 シリーズおよび互換 CPU の膨大なラインナップが形成されています。 x86CPU には現在、主に Intel サーバー CPU と AMD サーバー CPU があります。
(2)RISC命令セット
RISCは英語の「Reduced struction Set Computing」の略称で、中国語では「縮小命令セット」を意味します。これは CISC 命令システムに基づいて開発され、誰かが CISC マシンをテストしたところ、最も一般的に使用される命令は、全体の 20% にすぎない比較的単純な命令であることがわかりました。ただし、プログラム内の出現頻度は 80% を占めます。命令システムが複雑になると、必然的にマイクロプロセッサの複雑さが増し、プロセッサの開発に時間がかかり、コストが高くなります。また、複雑な命令には複雑な操作が必要となり、必然的にコンピュータの速度が低下します。上記の理由から、RISC CPUはCISC CPUと比較して命令体系を合理化しただけでなく、「スーパースカラおよびスーパーパイプライン構造」と呼ばれるものを採用し、並列処理能力を大幅に向上させました。
RISC 命令セットは、高性能 CPU の開発の方向性です。これは、従来の CISC (複雑な命令セット) とは対照的です。比較すると、RISC は、複雑な命令セットよりも統一された命令形式、種類、およびアドレス指定方法を備えています。もちろん処理速度も大幅に向上しています。現在、中級～高級サーバではこの命令系のCPUが多く使われており、特にハイエンドサーバではいずれもRISC命令系のCPUが採用されています。 RISC 命令システムは、ハイエンド サーバーのオペレーティング システムである UNIX に適しています。現在、Linux も UNIX に似たオペレーティング システムです。 RISC タイプの CPU は、ソフトウェアおよびハードウェアの点で Intel および AMD CPU と互換性がありません。
現在、ミッドエンドからハイエンドのサーバーで RISC 命令を使用する CPU には、主に PowerPC プロセッサ、SPARC プロセッサ、PA-RISC プロセッサ、MIPS プロセッサ、および Alpha プロセッサのカテゴリが含まれます。
(3)IA-64
EPIC (明示的並列命令コンピュータ) が RISC および CISC システムの後継であるかどうかについては多くの議論が行われていますが、EPIC システムに限って言えば、インテルのプロセッサが RISC システムに移行するための重要なステップであると言えます。理論的には、EPIC システムによって設計された CPU は、同じホスト構成の下で Windows アプリケーション ソフトウェアを Unix ベースのアプリケーション ソフトウェアよりもはるかにうまく処理できます。
EPIC技術を採用したインテルのサーバーCPUはItanium（開発コードネーム：Merced）である。これは、IA-64 シリーズ初の 64 ビット プロセッサです。 Microsoft はコードネーム Win64 というオペレーティング システムも開発し、ソフトウェアでサポートしています。 Intel がこのセットを採用した後、EPIC 命令セットを使用する IA-64 アーキテクチャが誕生しました。 IA-64 は、多くの点で x86 に比べて大幅に改善されています。従来の IA32 アーキテクチャの多くの制限を打ち破り、データ処理機能、システムの安定性、セキュリティ、使いやすさ、および大幅な合理性において画期的な改善を実現します。
IA-64 マイクロプロセッサの最大の欠点は、x86 との互換性がないことです。Intel の IA-64 プロセッサは、2 世代のソフトウェアをより適切に実行するために、IA-64 プロセッサ (Itanium、Itanium2...) を導入してきました。 -to-IA-64 デコーダ。x86 命令を IA-64 命令に変換できます。このデコーダは最も効率的なデコーダではなく、x86 コードを実行する最良の方法でもありません (最良の方法は、x86 コードを x86 プロセッサ上で直接実行することです)。そのため、x86 アプリケーションを実行するときの Itanium および Itanium2 のパフォーマンスは非常に悪いです。これは、X86-64 の出現の根本的な理由にもなりました。
(4)X86-64 (AMD64 / EM64T)
AMD によって設計されており、64 ビット整数演算を同時に処理でき、X86-32 アーキテクチャと互換性があります。 64 ビット論理アドレス指定をサポートし、32 ビット アドレス指定に変換するオプションを提供します。ただし、データ操作命令はデフォルトで 32 ビットと 8 ビットになり、64 ビットと 16 ビットに変換するオプションも提供します。は汎用レジスタをサポートしていますが、32 ビット演算の場合は、結果を完全な 64 ビットに拡張する必要があります。このように、命令には「直接実行」と「変換実行」の違いがあり、命令フィールドが8ビットか32ビットになるため、フィールドが長くなりすぎることを避けることができます。
x86-64 (AMD64 とも呼ばれる) の作成には根拠がないわけではありません。x86 プロセッサの 32 ビット アドレス空間は 4 GB のメモリに制限されており、IA-64 プロセッサは x86 と互換性がありません。 AMD は、顧客のニーズを十分に考慮し、この命令セットが 64 ビット コンピューティング モードを同時にサポートできるように、x86 命令セットの機能を強化しています。そのため、AMD はその構造を x86-64 と呼んでいます。技術的には、x86-64 アーキテクチャで 64 ビット操作を実行するために、AMD は元のレジスタの拡張として新しい R8 ～ R15 汎用レジスタを導入しました。これらのレジスタを使用します。 EAXやEBXなどのオリジナルレジスタも32ビットから64ビットに拡張されました。 SSE2 のサポートを提供するために、8 つの新しいレジスタが SSE ユニットに追加されました。レジスタ数の増加はパフォーマンスの向上につながります。同時に、32 ビットと 64 ビットの両方のコードとレジスタをサポートするために、x86-64 アーキテクチャでは、プロセッサがロング モード (ロング モード) とレガシー モード (遺伝的モード) の 2 つのモードで動作できるようになります。ロング モードは、モード (64 ビット モードと互換モード) の 2 つのサブモードに分かれています。この規格は、AMD の Opteron サーバー プロセッサに導入されています。
今年、64 ビットをサポートする EM64T テクノロジも発表されました。EM64T が正式に命名される前は、X86 命令セットを区別するための Intel の 64 ビット拡張テクノロジの名前でした。 Intel の EM64T は、AMD の X86-64 テクノロジと同様の 64 ビット サブモードをサポートし、64 ビットのリニア プレーン アドレッシングを使用し、8 つの新しい汎用レジスタ (GPR) を追加し、SSE 命令をサポートするための 8 つのレジスタを追加します。 AMD と同様に、Intel の 64 ビット テクノロジは IA32 と互換性があり、IA32E は 64 ビット オペレーティング システムを実行する場合にのみ使用されます。 IA32E は、AMD64 と下位互換性のある 64 ビット サブモードと 32 ビット サブモードの 2 つのサブモードで構成されます。 Intel の EM64T は、AMD の X86-64 テクノロジーと完全な互換性があります。現在、Nocona プロセッサには 64 ビット テクノロジが追加されており、Intel の Pentium 4E プロセッサも 64 ビット テクノロジをサポートしています。
どちらも x86 命令セットと互換性のある 64 ビット マイクロプロセッサ アーキテクチャであると言うべきですが、EM64T と AMD64 の間には依然としていくつかの違いがあります。AMD64 プロセッサの NX ビットは Intel プロセッサでは提供されません。
11. スーパーパイプラインとスーパースカラ
スーパーパイプラインとスーパースカラについて説明する前に、まずパイプラインについて理解しましょう。このパイプラインは、インテルによって 486 チップで初めて使用されました。組立ラインは、工業生産における組立ラインと同じように機能します。 CPUでは、命令処理パイプラインが機能の異なる5～6個の回路ユニットで構成されており、X86命令を5～6ステップに分割してそれぞれの回路ユニットで実行することで、1つの命令を1回で完了させることができます。 CPU クロック サイクルにより、CPU の計算速度が向上します。従来の Pentium の各整数パイプラインは、命令のプリフェッチ、デコード、実行、結果の書き戻しという 4 つのレベルのパイプラインに分割されています。浮動小数点パイプラインは 8 つのパイプライン レベルに分割されています。
スーパースカラーは、組み込みの複数のパイプラインを使用して複数のプロセッサを同時に実行します。その本質は、スペースと時間を交換することです。スーパー パイプラインは、パイプラインを改良し、主な周波数を高めることにより、1 つのマシン サイクルで 1 つ以上の操作を完了します。その本質は、時間を空間と交換することです。たとえば、Pentium 4 のパイプラインは 20 ステージにもなります。パイプラインのステップ (ステージ) が長く設計されるほど、命令をより速く完了できるため、より高い動作周波数の CPU に適応できます。ただし、過度に長いパイプラインは特定の副作用をもたらします。これは、Intel の Pentium 4 の場合に当てはまりますが、主な周波数は同じくらい高くなります。 1.4G 以上ですが、そのコンピューティング性能は AMD の 1.2G Athlon や Pentium III よりもはるかに劣ります。
12. パッケージ形態
CPU のパッケージ化は、損傷を防ぐために、CPU チップまたは CPU モジュールを特定の材料で固定する保護手段です。通常、CPU はユーザーに配送する前にパッケージ化する必要があります。 CPUの実装形態はCPUの実装形態やデバイスの統合設計によって異なりますが、大別するとSocketソケットを使用して実装されるCPUはPGA(グリッドアレイ)を使用してパッケージ化されますが、Slotxスロットを使用して実装されるCPUはすべてパッケージ化されます。 SEC (片面ジャンクションボックス) 形式のパッケージを使用します。 PLGA (Plastic Land Grid Array) や OLGA (Organic Land Grid Array) などのパッケージング技術もあります。市場競争がますます激化しているため、CPU パッケージング技術の現在の開発方向は主にコスト削減です。
7. CPU拡張命令セット
CPU は命令に依存してシステムを計算および制御します。各 CPU は、そのハードウェア回路に適合する一連の命令システムを使用して設計されています。命令の強度も CPU の重要な指標です。命令セットは、マイクロプロセッサの効率を向上させる最も効果的なツールの 1 つです。現在の主流のアーキテクチャでは、インテルの MMX (Multi Media Extended)、SSE、SSE2 (Streaming-Single Inspection Multiple) などの特定のアプリケーションの観点から、命令セットは複雑な命令セットと単純化された命令セットの 2 つの部分に分けることができます。データ -Extensions 2)、SEE3、および AMD の 3DNow! はすべて CPU の拡張命令セットであり、それぞれ CPU のマルチメディア、グラフィックス、インターネット処理能力を強化します。
通常、CPU の拡張命令セットを「CPU 命令セット」と呼びます。 SSE3 命令セットは、現在最小の命令セットでもあります。以前は、MMX には 57 コマンドが含まれ、SSE には 50 コマンドが含まれ、SSE2 には 144 コマンドが含まれ、SSE3 には 13 コマンドが含まれていました。現在、SSE3 は最も高度な命令セットでもあり、Intel Prescott プロセッサはすでに SSE3 命令セットをサポートしています。AMD は、将来の Transmeta プロセッサにも SSE3 命令セットのサポートを追加する予定です。
8. CPUコアとI/O動作電圧
586CPU 以降、CPU の動作電圧はコア電圧と I/O 電圧の 2 種類に分けられます。通常、CPU のコア電圧は I/O 電圧以下です。コア電圧のサイズは CPU の製造プロセスに基づいて決定され、一般に製造プロセスが小さいほど、コア動作電圧は 1.6 ～ 5V になります。低電圧により、過剰な電力消費と過剰な発熱の問題を解決できます。
9. 製造工程
製造プロセスのミクロンは、IC 内の回路間の距離を指します。製造プロセスの傾向は高密度化に向かっています。 IC 回路設計の高密度化は、同じサイズの IC がより高密度でより複雑な機能を備えた回路設計を行えることを意味します。現在、主なものは180nm、130nm、90nmです。最近、関係者は65nmの製造プロセスがあると述べました。
10. 命令セット
(1)CISC命令セット
CISC 命令セットは、複雑な命令セットとも呼ばれ、英語名は CISC (Complex struction Set Computer の略称) です。 CISCマイクロプロセッサでは、プログラムの各命令は順番にシリアルに実行され、各命令内の演算も順番にシリアルに実行されます。逐次実行の利点は制御が簡単なことですが、コンピュータ各部の使用率が高くなく、実行速度が遅いという点があります。実際には、Intel が製造する x86 シリーズ (つまり、IA-32 アーキテクチャ) CPU と、AMD や VIA などのその互換 CPU です。新しい X86-64 (AMD64 とも呼ばれる) も CISC のカテゴリに属します。
命令セットとは何かを知るには、今日の X86 アーキテクチャ CPU から始める必要があります。 X86 命令セットは、インテルが最初の 16 ビット CPU (i8086) 用に特別に開発したもので、1981 年に IBM が発売した世界初の PC、i8088 (i8086 の簡易版) の CPU も同時に X86 命令を使用しました。コンピュータ X87 チップは、浮動小数点データ処理機能を向上させるために追加されました。今後、X86 命令セットと X87 命令セットを総称して X86 命令セットと呼びます。
CPU テクノロジーの継続的な開発により、インテルは新しい i80386、i80486、過去の PII Xeon、PIII Xeon、Pentium 3、そして最終的に今日の Pentium 4 シリーズ、Xeon (Xeon Nocona を除く) を次々に開発してきましたが、豊富なソフトウェア リソースを保護および継承するために、コンピューターが過去に開発されたさまざまなアプリケーションを実行し続けることができるようにするため、インテルが製造するすべての CPU は引き続き X86 命令セットを使用するため、インテルの CPU は依然として X86 シリーズに属します。 Intel X86 シリーズおよびその互換 CPU (AMD Athlon MP など) はすべて X86 命令セットを使用しているため、今日の X86 シリーズおよび互換 CPU の膨大なラインナップが形成されています。 x86CPU には現在、主に Intel サーバー CPU と AMD サーバー CPU があります。
(2)RISC命令セット
RISCは英語の「Reduced struction Set Computing」の略称で、中国語では「縮小命令セット」を意味します。これは CISC 命令システムに基づいて開発され、誰かが CISC マシンをテストしたところ、最も一般的に使用される命令は、全体の 20% にすぎない比較的単純な命令であることがわかりました。ただし、プログラム内の出現頻度は 80% を占めます。命令システムが複雑になると、必然的にマイクロプロセッサの複雑さが増し、プロセッサの開発に時間がかかり、コストが高くなります。また、複雑な命令には複雑な操作が必要となり、必然的にコンピュータの速度が低下します。上記の理由から、RISC CPUはCISC CPUと比較して命令体系を合理化しただけでなく、「スーパースカラおよびスーパーパイプライン構造」と呼ばれるものを採用し、並列処理能力を大幅に向上させました。
RISC 命令セットは、高性能 CPU の開発の方向性です。これは、従来の CISC (複雑な命令セット) とは対照的です。比較すると、RISC は、複雑な命令セットよりも統一された命令形式、種類、およびアドレス指定方法を備えています。もちろん処理速度も大幅に向上しています。現在、中級～高級サーバではこの命令系のCPUが多く使われており、特にハイエンドサーバでは軒並みRISC命令系のCPUが採用されています。 RISC 命令システムは、ハイエンド サーバーのオペレーティング システムである UNIX に適しています。現在、Linux も UNIX に似たオペレーティング システムです。 RISC タイプの CPU は、ソフトウェアおよびハードウェアの点で Intel および AMD CPU と互換性がありません。
現在、ミッドエンドからハイエンドのサーバーで RISC 命令を使用する CPU には、主に PowerPC プロセッサ、SPARC プロセッサ、PA-RISC プロセッサ、MIPS プロセッサ、および Alpha プロセッサのカテゴリが含まれます。
(3)IA-64
EPIC (明示的並列命令コンピュータ) が RISC および CISC システムの後継であるかどうかについては多くの議論が行われていますが、EPIC システムに限って言えば、インテルのプロセッサが RISC システムに移行するための重要なステップであると言えます。理論的には、EPIC システムによって設計された CPU は、同じホスト構成の下で Windows アプリケーション ソフトウェアを Unix ベースのアプリケーション ソフトウェアよりもはるかにうまく処理できます。
EPIC技術を採用したインテルのサーバーCPUはItanium（開発コードネーム：Merced）である。これは、IA-64 シリーズ初の 64 ビット プロセッサです。 Microsoft はコードネーム Win64 というオペレーティング システムも開発し、ソフトウェアでサポートしています。 Intelがセットを採用した後、壮大な命令セットを使用したIA-64アーキテクチャが生まれました。 IA-64は、多くの面でX86よりも大幅に改善されています。従来のIA32アーキテクチャの多くの制限を突破し、データ処理能力、システムの安定性、セキュリティ、使いやすさ、かなりの合理性の画期的な改善を達成します。
IA-64マイクロプロセッサの最大の欠陥は、IntelのIA-64プロセッサが2世代からソフトウェアをより適切に実行するために、X86との互換性の欠如です。 -to-IA-64デコーダー。これにより、x86命令をIA-64命令に変換できます。このデコーダーは最も効率的なデコーダーではなく、x86コードを実行する最良の方法でもありません（x86プロセッサでx86コードを直接実行することです）ため、x86アプリケーションを非常に悪い実行するときのイタニウムとイタニウム2のパフォーマンス。これはまた、X86-64の出現の基本的な理由になっています。
（4）X86-64（AMD64 / EM64T）
AMDによって設計され、64ビットの整数操作を同時に処理でき、X86-32アーキテクチャと互換性があります。 64ビットの論理アドレス指定をサポートし、32ビットアドレス指定に変換するオプションを提供します。汎用レジスタをサポートしますが、32ビット操作の場合、結果を完全な64ビットに拡張する必要があります。このようにして、命令フィールドには「直接的な実行」と「変換実行」には違いがあります。
X86-64（AMD64とも呼ばれる）の作成は、X86プロセッサの32ビットアドレス指定スペースに制限されており、IA-64プロセッサはX86と互換性がありません。 AMDは、顧客のニーズを完全に考慮し、X86命令セットの機能を強化するため、この命令セットは64ビットコンピューティングモードを同時にサポートできるようにします。技術的には、X86-64アーキテクチャで64ビット操作を実行するために、AMDは、これらのレジスタの元の使用の拡張として、新しいR8-R15汎用レジスタを導入しました。 EAXやEBXなどの元のレジスタも、32ビットから64ビットに拡張されています。 SSE2のサポートを提供するために、SSEユニットに8つの新しいレジスタが追加されました。レジスタの数の増加は、パフォーマンスの改善につながります。同時に、32ビットと64ビットの両方のコードとレジスタをサポートするために、X86-64アーキテクチャにより、プロセッサは次の2つのモード（ロングモード）とレガシーモード（遺伝モード）で動作できます。ロングモードは、モード（64ビットモードと互換モード）の2つのサブモードに分割されます。この標準は、AMDのOpteronサーバープロセッサに導入されています。
今年、64ビットをサポートするEM64Tテクノロジーは、EM64Tと呼ばれる前に、IA32Eでした。 IntelのEM64Tは、AMDのX86-64テクノロジーに似た64ビットサブモードをサポートし、8つの新しい汎用レジスタ（GPRS）を追加し、SSE命令をサポートする8つのレジスタを追加します。 AMDと同様に、Intelの64ビットテクノロジーは、IA32およびIA32Eと互換性があります。 IA32Eは、64ビットサブモードと32ビットサブモードの2つのサブモードで構成されます。 IntelのEM64Tは、AMDのX86-64テクノロジーと完全に互換性があります。現在、Noconaプロセッサは64ビットテクノロジーを追加しており、IntelのPentium 4Eプロセッサは64ビットテクノロジーもサポートしています。
どちらもX86命令セットと互換性のある64ビットマイクロプロセッサアーキテクチャですが、AMD64プロセッサのNXビットはまだ違いがあります。
11。スーパーパイプラインとスーパースカラー
SuperPipelineとSuperScalarを説明する前に、まずパイプラインを理解しましょう。パイプラインは、486チップでIntelによって最初に使用されました。組立ラインは、工業生産の組立ラインのように機能します。 CPUでは、命令処理パイプラインは異なる機能を持つ5〜6回の回路ユニットで構成されており、X86命令は5-6ステップに分割され、それぞれこれらの回路ユニットによって実行されるため、1つの命令を1つで完了できます。 CPUクロックサイクル。クラシックペンティウムの各整数パイプラインは、4つのレベルのパイプラインに分けられます。
SuperScalarは、組み込みの複数のパイプラインを使用して、同時に複数のプロセッサを実行します。スーパーパイプラインは、パイプラインを改良し、そのエッセンスを増やすことにより、1つのマシンサイクルで1つ以上の操作を完了することです。たとえば、Pentium 4のパイプラインは20段階です。パイプラインのステップ（ステージ）が長く設計されているほど、命令をより速く完了することができるため、より高い動作周波数でCPUに適応できます。ただし、過度に長いパイプラインは、特定の副作用ももたらします。 1.4g以上ですが、そのコンピューティングパフォーマンスはAMDの1.2GアスロンまたはPentium IIIよりもはるかに劣っています。
12。パッケージフォーム
CPUパッケージは、特定の材料を使用してCPUチップまたはCPUモジュールを固めるために、一般的にユーザーに配信する前にパッケージ化する必要があります。 CPUのパッケージング方法は、CPUのインストールフォームとデバイスの統合設計に依存します。通常、CPUはソケットソケットを使用してインストールします。 SEC（片面ジャンクションボックス）形式のパッケージを使用します。 PLGA（プラスチックランドグリッドアレイ）やOLGA（オーガニックランドグリッドアレイ）などの包装技術もあります。ますます激しい市場競争により、CPU包装技術の現在の開発方向は、主にコスト削減です。