snitch

موقوف

لقد تم إهمال هذا المستودع. ومع ذلك، يستمر تطوير المشاريع المتعلقة بـ Snitch في المستودعات المخصصة الجديدة التالية:

• مجموعة سنيتش: https://github.com/pulp-platform/snitch_cluster

• أوكامي: https://github.com/pulp-platform/occamy

• بانشي: https://github.com/pulp-platform/banshee

نظام سنيتش

يستضيف هذا المستودع المتجانس البرامج والأجهزة الخاصة بمولد Snitch والأنظمة المولدة.

ابدء

للبدء، راجع دليل البدء.

محتوى

ماذا تتوقع أن تجد في هذا المستودع؟

• واش عدد صحيح الأساسية. يمكن أن يكون هذا مفيدًا بشكل مستقل إذا كنت مهتمًا فقط بإعادة استخدام المركز لمشروعك، على سبيل المثال، كنواة تحكم صغيرة أو إذا كنت تريد إنشاء جهاز طرفي ذكي. السماء هي الحد.

• مجموعة سنيتش. مجموعة قابلة للتكوين بدرجة عالية تحتوي على مركز واحد إلى العديد من النوى ذات الأعداد الصحيحة مع إمكانيات الفاصلة العائمة الاختيارية بالإضافة إلى ملحقات ISA المخصصة لدينا Xssr و Xfrep و Xdma .

• أي نظام آخر يعتمد على عناصر حساب Snitch. في الوقت الحالي، ليس لدينا أي مصادر مفتوحة حتى الآن، ولكن تأكد من أن هذا سوف يتغير.

متطلبات الأداة

• verilator = v4.100

• bender >= v0.21.0

رخصة

يتم توفير Snitch بموجب تراخيص مفتوحة المصدر متساهلة.

تم إصدار الملفات التالية بموجب ترخيص Apache 2.0 ( Apache-2.0 ) راجع LICENSE :

• sw/

• util/

تم إصدار الملفات التالية ضمن Solderpad v0.51 ( SHL-0.51 ) راجع hw/LICENSE :

• hw/

يحتوي دليل sw/vendor على مصادر خارجية تأتي مع تراخيصها الخاصة. راجع المجلد الخاص بالتراخيص المستخدمة.

• sw/vendor/

المنشورات

إذا كنت تستخدم Snitch في عملك، يمكنك الاستشهاد بنا:

Snitch: معالج صغير زائف مزدوج الإصدار للتنفيذ الفعال للطاقة والمساحة لأحمال العمل المكثفة ذات النقطة العائمة

@article{zaruba2020snitch,
  title={Snitch: A tiny Pseudo Dual-Issue Processor for Area and Energy Efficient Execution of Floating-Point Intensive Workloads},
  author={Zaruba, Florian and Schuiki, Fabian and Hoefler, Torsten and Benini, Luca},
  journal={IEEE Transactions on Computers},
  year={2020},
  publisher={IEEE}
}

تدفق السجلات الدلالية: ملحق risc-v isa خفيف الوزن يحقق الاستفادة الكاملة من الحوسبة في مراكز المعالجة الفردية

@article{schuiki2020stream,
  title={Stream semantic registers: A lightweight risc-v isa extension achieving full compute utilization in single-issue cores},
  author={Schuiki, Fabian and Zaruba, Florian and Hoefler, Torsten and Benini, Luca},
  journal={IEEE Transactions on Computers},
  volume={70},
  number={2},
  pages={212--227},
  year={2020},
  publisher={IEEE}
}

---

أعمال أخرى يمكن العثور عليها في هذا المستودع أو المساهمة فيها:

Banshee: مترجم ثنائي سريع قائم على RISC-V LLVM

@INPROCEEDINGS{9643546,
  author={Riedel, Samuel and Schuiki, Fabian and Scheffler, Paul and Zaruba, Florian and Benini, Luca},
  booktitle={2021 IEEE/ACM International Conference On Computer Aided Design (ICCAD)}, 
  title={Banshee: A Fast LLVM-Based RISC-V Binary Translator}, 
  year={2021},
  volume={},
  number={},
  pages={1-9},
  doi={10.1109/ICCAD51958.2021.9643546}
}

Manticore: بنية شرائح RISC-V ذات 4096 نواة لحوسبة النقطة العائمة فائقة الكفاءة

@ARTICLE{9296802,
  author={Zaruba, Florian and Schuiki, Fabian and Benini, Luca},
  journal={IEEE Micro}, 
  title={Manticore: A 4096-Core RISC-V Chiplet Architecture for Ultraefficient Floating-Point Computing}, 
  year={2021},
  volume={41},
  number={2},
  pages={36-42},
  doi={10.1109/MM.2020.3045564}
}

هندسة التسجيل الدلالي للتيار غير المباشر من أجل جبر خطي متناثر وكثيف فعال

@INPROCEEDINGS{9474230,
  author={Scheffler, Paul and Zaruba, Florian and Schuiki, Fabian and Hoefler, Torsten and Benini, Luca},
  booktitle={2021 Design, Automation & Test in Europe Conference & Exhibition (DATE)}, 
  title={Indirection Stream Semantic Register Architecture for Efficient Sparse-Dense Linear Algebra}, 
  year={2021},
  volume={},
  number={},
  pages={1787-1792},
  doi={10.23919/DATE51398.2021.9474230}
}