udp offload engine
1.0.0
محرك UDP Offload هو IP VHDL المستخدم لبرمجة أجهزة FPGA.
عنوان IP هذا عبارة عن مسرع مكدس UDP-IP وهو قادر على إرسال واستقبال البيانات من خلال رابط Ethernet. تتميز هذه المجموعة بأنها قابلة للتكوين بشكل كبير لاستخدامها مع معدلات إيثرنت تصل إلى 40 جيجابت/ثانية بفضل حجم الناقل القابل للتكوين. علاوة على ذلك فهي وحدات. وهو يطبق بروتوكولات مختلفة وأدوات اختبار متكاملة يمكن إلغاء تنشيطها من أجل توفير الموارد.
يعتمد عنوان IP هذا على اللبنات الأساسية التي تتبع استراتيجية طاليس في الهندسة. إنهم يؤدون وظائف أساسية ويسمحون بالاستقلال عن النظام الأساسي/الهدف. لم يتم استخدام أي مواد بدائية من الشركة المصنعة في هذا التصميم، بل تم استنتاجها جميعًا.
جداول المحتويات
يصف هذا الشكل البنية الداخلية للملكية الفكرية. الكيان الرئيسي هو الوحدة uoe_core . لقد تم تغليفه في غلاف علوي top_uoe والذي يعمل بالإضافة إلى ذلك على إنشاء بعض وظائف الاختبارات المتكاملة.
الجزء الوظيفي
جزء الاختبار المدمج (اختياري)
التوثيق الكامل للمكدس متاح في دليل البنية.
حجم الحافلة شكلي
التعامل مع البروتوكولات التالية
بروتوكول تحليل العنوان (ARP)
بروتوكول رسالة التحكم بالإنترنت (ICMP)
ضع في الاعتبار المخازن المؤقتة الموجودة على واجهة MAC وعبور مجال الساعة
خيار التصفية لحركة المرور الواردة
استخدام الحافلة القياسية
تم تصنيع التصميم وتنفيذه باستخدام معلمات عامة مختلفة ولعدة أهداف خارج السياق. النتيجة متاحة على صفحة الأداء.
يدمج هذا الريبو مثال التصميم التالي:
قريباً ...
إذا كنت مهتمًا بالمساهمة في هذا المشروع، فابدأ بقراءة إرشادات المساهمة.
