tensil

tensil

Flujo de cadena de herramientas tensil

Tutoriales

Para obtener instrucciones detalladas de un extremo a otro, consulte nuestros tutoriales.

• Aprenda cómo combinar Tensil y TF-Lite para ejecutar YOLO en Ultra96
• Aprenda Tensil con ResNet y PYNQ Z1
• Aprenda Tensil con ResNet y Ultra96
• Aprenda a construir un robot controlado por voz con Tensil y Arty A7 - Parte I
• Aprenda a construir un robot controlado por voz con Tensil y Arty A7 - Parte II
• Conseguir que Tensil ejecute ResNet a 300 FPS en ZCU104

Documentación

Para obtener documentación de referencia, consulte nuestro sitio web.

Configuración

1. Tire y ejecute el contenedor acoplable Tensil (ver más abajo);
2. Descargue e instale Xilinx Vitis o Vivado;
3. Descargue e instale Xilinx PYNQ para su plataforma de desarrollo FPGA;
4. Copie drivers/tcu_pynq a /home/xilinx/tcu_pynq en su plataforma de desarrollo FPGA.

Extraer y ejecutar contenedor acoplable

 docker pull tensilai/tensil
docker run -u $(id -u ${USER}):$(id -g ${USER}) -v $(pwd):/work -w /work -it tensilai/tensil bash

Compilar modelo AI/ML

Compile el modelo AI/ML (ResNet20 v2 CIFAR) para una arquitectura TCU específica y una plataforma de desarrollo FPGA, PYNQ Z1 en este ejemplo.

Desde ONNX

 tensil compile -a /demo/arch/pynqz1.tarch -m /demo/models/resnet20v2_cifar.onnx -o "Identity:0" -s true

Del gráfico congelado de TensorFlow

 tensil compile -a /demo/arch/pynqz1.tarch -m /demo/models/resnet20v2_cifar.pb -o "Identity" -s true

Otros marcos de ML son compatibles con la conversión a ONNX

• TensorFlow y Tflite
• Pytorch
• Otro

Ejecute el emulador Tensil con precisión de bits

 tensil emulate -m resnet20v2_cifar_onnx_pynqz1.tmodel -i /demo/models/data/resnet_input_1x32x32x8.csv

Hacer Verilog RTL

Cree Verilog RTL para una arquitectura TCU específica y una plataforma de desarrollo FPGA, PYNQ Z1 en este ejemplo.

 tensil rtl -a /demo/arch/pynqz1.tarch -s true

Crear diseño Vivado

Cree un diseño de Vivado para una plataforma de desarrollo FPGA específica. Incluimos pasos detallados en nuestro tutorial de PYNQ Z1. Si te quedas atascado, ¡podemos ayudarte! Comuníquese con nosotros en [email protected] o en Discord.

Ejecute el modelo AI/ML en FPGA

Utilice portátiles PYNQ y Jupyter para ejecutar el modelo AI/ML en FPGA. (Ver en notebooks ).

Para mantenedores

Pasos de configuración adicionales

1. Descargue e instale OpenJDK 11 desde Azul;
2. Descargue e instale Verilator;
3. Descargar modelos de prueba:

 wget https://github.com/tensil-ai/tensil-models/archive/main.tar.gz
tar xf main.tar.gz
mv tensil-models-main models
rm main.tar.gz

Ejecute la herramienta RTL desde el código fuente

 ./mill rtl.run -a ./arch/pynqz1.tarch -s true

Ejecute el compilador desde el código fuente

 ./mill compiler.run -a ./arch/pynqz1.tarch -m ./models/resnet20v2_cifar.onnx -o "Identity:0" -s true

Ejecute el emulador desde el código fuente

 ./mill emulator.run -m resnet20v2_cifar_onnx_pynqz1.tmodel -i ./models/data/resnet_input_1x32x32x8.csv

Ejecute el conjunto de pruebas completo

 ./mill __.test -l org.scalatest.tags.Slow

Para ejecutar una única prueba RTL en, por ejemplo, el módulo Acumulador y también generar un archivo VCD, haga lo siguiente:

 ./mill rtl.test.testOnly tensil.tcu.AccumulatorSpec -- -DwriteVcd=true -z "should accumulate values"

Ver archivos VCD

Para ver el último archivo VCD generado:

 ./scripts/gtkwave/display-latest-vcd.py

Para ver un archivo VCD específico:

 ./scripts/gtkwave/display-vcd.sh <vcd_file>

Cree y envíe una imagen de AWS ECS para el compilador web (Tensil Explorer)

 docker build -f docker/web/Dockerfile -t tensil-web-compiler .
aws ecr get-login-password | docker login --username AWS --password-stdin <ACCOUNT ID>.dkr.ecr.<REGION>.amazonaws.com
docker tag tensil-web-compiler <ACCOUNT ID>.dkr.ecr.<REGION>.amazonaws.com/tf2rtl-web-compiler
docker push <ACCOUNT ID>.dkr.ecr.<REGION>.amazonaws.com/tf2rtl-web-compiler

obtener ayuda

• Saluda y haz una pregunta en nuestro Discord
• Envíenos un correo electrónico a [email protected]