ACCL adalah kernel Vitis dan driver XRT terkait yang bersama-sama menyediakan kolektif mirip MPI untuk FPGA Xilinx. ACCL dirancang untuk memungkinkan kernel komputasi yang berada di fabric FPGA untuk berkomunikasi secara langsung di bawah pengawasan host tetapi tanpa memerlukan perpindahan data antara FPGA dan host. Sebaliknya, ACCL menggunakan tumpukan TCP dan UDP yang kompatibel dengan Vitis untuk menghubungkan FPGA secara langsung melalui Ethernet hingga 100 Gbps pada kartu Alveo.
ACCL saat ini mendukung Send/Recv dan kolektif berikut:
Lihat INSTALL.md untuk mempelajari cara membuat desain berkemampuan ACCL dan berinteraksi dengannya dari C++. Untuk menggunakan ACCL dari Python, lihat PyACCL.
Jika Anda menggunakan karya kami atau ingin mengutipnya sendiri, silakan gunakan kutipan berikut:
@INPROCEEDINGS{9651265,
author={He, Zhenhao and Parravicini, Daniele and Petrica, Lucian and O’Brien, Kenneth and Alonso, Gustavo and Blott, Michaela},
booktitle={2021 IEEE/ACM International Workshop on Heterogeneous High-performance Reconfigurable Computing (H2RC)},
title={ACCL: FPGA-Accelerated Collectives over 100 Gbps TCP-IP},
year={2021},
pages={33-43},
doi={10.1109/H2RC54759.2021.00009}}