pyfpga

Pyfpga

PYFPGA adalah kelas Python untuk pengembangan FPGA independen vendor . Ini memungkinkan penggunaan file proyek tunggal dan secara terprogram mengeksekusi sintesis , implementasi , pembuatan bitstream dan/atau transferensi ke papan yang didukung.

• Alur kerja adalah sentris baris perintah.
• Ini ramah dengan sistem kontrol versi dan integrasi berkelanjutan (CI).
• Memungkinkan reproduktifitas dan pengulangan.
• Mengkonsumsi lebih sedikit sumber daya sistem daripada alur kerja berbasis GUI.

Buat alat FPGA khusus Anda menggunakan alur kerja yang disesuaikan dengan kebutuhan Anda!

PERINGATAN: (2022-05-15) PYFPGA sedang dalam proses ditulis ulang dengan kuat/disederhanakan. Sebagian besar perubahan bersifat internal, tetapi API (kelas Project ) akan berubah.

Penggunaan

Contoh minimal tentang cara menggunakan PYFPGA:

 from fpga import Project

# Specify the backend tool and an optional project name
prj = Project ( 'vivado' , 'example' )

# Set the device/part
prj . set_part ( 'xc7z010-1-clg400' )

# Add HDL sources to the project
prj . add_files ( 'location1/*.v' )
prj . add_files ( 'location2/top.v' )

# Optionally add constraint files to the project
prj . add_files ( 'location3/example.xdc' )

# Set the top-level unit name
prj . set_top ( 'Top' )

# Generate the bitstream running the tool
prj . generate ()

Sekarang, Anda dapat membaca dokumen atau menemukan lebih banyak contoh dalam contoh subdir.

API yang diimplementasikan oleh Project class menyediakan:

• Konstruktor di mana alat harus ditentukan dan nama proyek opsional dapat ditunjukkan
• Metode untuk mengatur bagian perangkat target, untuk menambahkan beberapa file HDL, kendala dan TCL ke proyek (dalam hal VHDL, nama paket opsional dapat ditentukan) dan untuk menentukan tingkat atas
• Metode untuk menentukan direktori output yang berbeda atau mendapatkan beberapa konfigurasi proyek
• Metode untuk menghasilkan bitstream dan mentransfernya ke perangkat (menjalankan alat EDA yang dipilih)
• Kemampuan menentukan strategi optimasi (area, daya atau kecepatan) saat bitstream dihasilkan
• Metode untuk menambahkan direktori file yang disertakan Verilog
• Metode untuk menentukan nilai generik/parameter
• Metode untuk menambahkan perintah TCL di hingga enam bagian aliran yang berbeda (solusi untuk fitur yang belum diimplementasikan)
• Kemampuan logging opsional yang mencakup tampilan waktu pelaksanaan alat

Mendukung

PYFPGA adalah paket Python 3, yang dikembangkan di Debian GNU/Linux. Ini harus dijalankan pada OS POSIX lainnya yang kompatibel dan mungkin juga pada OS yang berbeda. Jika Anda mencapai keberhasilan kegagalan pada sistem non-posix, beri tahu kami melalui pelacak masalah.

• Seluruh aliran pengembangan (dari membaca HDL dan sumber kendala hingga menghasilkan bitstream) dapat dilakukan dengan ISE (Xilinx), Vivado (Xilinx), Quarts Prime (Intel/Altera), Libero-Soc (Microsemi) dan/atau dengan Open- alat sumber.
• GDHL ( --synth ) memungkinkan mengubah sumber VHDL menjadi Netlist VHDL 1993.
• Yosys memungkinkan sintesis Verilog dan VHDL (menggunakan ghdl-yosys-plugin ) dan mendukung beberapa format output: JSON, Verilog, EDIF, dll.
  • NextPNR dapat digunakan untuk implementasi netlist JSON.
  • Juga, ISE dan Vivado didukung untuk implementasi netlist Verilog.
• Mentransfer bitstream dan perangkat pemrograman:
  • ISE (Dampak) dapat digunakan untuk pemrograman FPGA dan/atau memori (BPI dan SPI) melalui JTAG.
  • Vivado, Quartus dan Iceprog (Icestorm, untuk perangkat ICE40) dapat digunakan untuk memprogram FPGA.
  • Pemrograman dengan Libero-SOC dan Pemrograman Perangkat ECP5 (Prjtrellis, OpenOCD) belum didukung.

Catatan:

• Alat open-source didukung melalui gambar kontainer dari proyek GHDL/Docker, jadi Docker atau podman harus dipasang. Alur kerja yang sama dapat digunakan dalam layanan CI.
• ISE, Libero-Soc, Quartus Prime dan Vivado, harus siap untuk dieksekusi dari terminal (diinstal dan dikonfigurasi dengan baik).

Instalasi

PYFPGA membutuhkan Python >=3.6 . Untuk saat ini, ini hanya tersedia sebagai repositori git yang di -host di GitHub. Itu dapat diinstal dengan pip:

 pip install 'git+https://github.com/PyFPGA/pyfpga#egg=pyfpga'

Di GNU/Linux, memasang paket PIP pada sistem membutuhkan sudo . Atau, gunakan --local untuk memasang PYFPGA di rumah Anda.

Anda bisa mendapatkan salinan repositori baik melalui klon git atau mengunduh tarball/zipfile:

 git clone https://github.com/PyFPGA/pyfpga.git
cd pyfpga

Kemudian, gunakan PIP dari akar repo:

 pip install -e .

Dengan -e ( --editable ) aplikasi Anda diinstal ke dalam paket situs melalui semacam symlink. Itu memungkinkan menarik perubahan melalui git atau mengubah cabang, tanpa perlu menginstal ulang paket.