ACCL
1.0.0
ACCL은 Xilinx FPGA에 MPI와 유사한 집합체를 함께 제공하는 Vitis 커널 및 관련 XRT 드라이버입니다. ACCL은 FPGA 패브릭에 상주하는 컴퓨팅 커널이 호스트 감독 하에 직접 통신할 수 있도록 하지만 FPGA와 호스트 간의 데이터 이동이 필요하지 않도록 설계되었습니다. 대신 ACCL은 Vitis 호환 TCP 및 UDP 스택을 사용하여 Alveo 카드에서 최대 100Gbps의 속도로 이더넷을 통해 FPGA를 직접 연결합니다.
ACCL은 현재 Send/Recv 및 다음 집합체를 지원합니다.
ACCL 지원 디자인을 구축하고 C++에서 상호 작용하는 방법을 알아보려면 INSTALL.md를 참조하세요. Python에서 ACCL을 사용하려면 PyACCL을 참조하세요.
귀하가 당사의 저작물을 사용하거나 직접 인용하고 싶다면 다음 인용을 사용하십시오.
@INPROCEEDINGS{9651265,
author={He, Zhenhao and Parravicini, Daniele and Petrica, Lucian and O’Brien, Kenneth and Alonso, Gustavo and Blott, Michaela},
booktitle={2021 IEEE/ACM International Workshop on Heterogeneous High-performance Reconfigurable Computing (H2RC)},
title={ACCL: FPGA-Accelerated Collectives over 100 Gbps TCP-IP},
year={2021},
pages={33-43},
doi={10.1109/H2RC54759.2021.00009}}