tensil

Tensil

Fluxo do conjunto de ferramentas Tensil

Tutoriais

Para obter instruções detalhadas de ponta a ponta, verifique nossos tutoriais.

• Aprenda como combinar Tensil e TF-Lite para executar YOLO no Ultra96
• Aprenda Tensil com ResNet e PYNQ Z1
• Aprenda Tensil com ResNet e Ultra96
• Aprenda como construir um robô controlado por fala com Tensil e Arty A7 - Parte I
• Aprenda como construir um robô controlado por fala com Tensil e Arty A7 - Parte II
• Fazendo o Tensil executar o ResNet a 300 FPS no ZCU104

Documentação

Para documentação de referência, consulte nosso website.

Configurar

1. Puxe e execute o contêiner docker Tensil (veja abaixo);
2. Baixe e instale Xilinx Vitis ou Vivado;
3. Baixe e instale o Xilinx PYNQ para sua plataforma de desenvolvimento FPGA;
4. Copie o driver Tensil PYNQ drivers/tcu_pynq para /home/xilinx/tcu_pynq em sua plataforma de desenvolvimento FPGA.

Extraia e execute o contêiner docker

 docker pull tensilai/tensil
docker run -u $(id -u ${USER}):$(id -g ${USER}) -v $(pwd):/work -w /work -it tensilai/tensil bash

Compilar modelo AI/ML

Compile o modelo AI/ML (ResNet20 v2 CIFAR) para arquitetura TCU específica e plataforma de desenvolvimento FPGA, PYNQ Z1 neste exemplo.

De ONNX

 tensil compile -a /demo/arch/pynqz1.tarch -m /demo/models/resnet20v2_cifar.onnx -o "Identity:0" -s true

Do gráfico TensorFlow congelado

 tensil compile -a /demo/arch/pynqz1.tarch -m /demo/models/resnet20v2_cifar.pb -o "Identity" -s true

Outras estruturas de ML são suportadas pela conversão para ONNX

• TensorFlow e Tflite
• Pytorch
• Outro

Execute o emulador Tensil com pouco precisão

 tensil emulate -m resnet20v2_cifar_onnx_pynqz1.tmodel -i /demo/models/data/resnet_input_1x32x32x8.csv

Faça Verilog RTL

Faça Verilog RTL para arquitetura TCU específica e plataforma de desenvolvimento FPGA, PYNQ Z1 neste exemplo.

 tensil rtl -a /demo/arch/pynqz1.tarch -s true

Crie um design Vivado

Crie design Vivado para plataforma de desenvolvimento FPGA específica. Incluímos etapas detalhadas em nosso tutorial PYNQ Z1. Se você ficar preso, nós podemos ajudar! Entre em contato conosco em [email protected] ou no Discord.

Execute o modelo AI/ML em FPGA

Use notebooks PYNQ e Jupyter para executar o modelo AI/ML em FPGA. (Veja nos notebooks .)

Para mantenedores

Etapas adicionais de configuração

1. Baixe e instale o OpenJDK 11 da Azul;
2. Baixe e instale o Verilator;
3. Baixe modelos de teste:

 wget https://github.com/tensil-ai/tensil-models/archive/main.tar.gz
tar xf main.tar.gz
mv tensil-models-main models
rm main.tar.gz

Execute a ferramenta RTL a partir do código-fonte

 ./mill rtl.run -a ./arch/pynqz1.tarch -s true

Execute o compilador a partir do código-fonte

 ./mill compiler.run -a ./arch/pynqz1.tarch -m ./models/resnet20v2_cifar.onnx -o "Identity:0" -s true

Execute o emulador a partir do código-fonte

 ./mill emulator.run -m resnet20v2_cifar_onnx_pynqz1.tmodel -i ./models/data/resnet_input_1x32x32x8.csv

Execute o conjunto de testes completo

 ./mill __.test -l org.scalatest.tags.Slow

Para executar um único teste RTL, por exemplo, no módulo Acumulador, e também gerar um arquivo VCD, faça:

 ./mill rtl.test.testOnly tensil.tcu.AccumulatorSpec -- -DwriteVcd=true -z "should accumulate values"

Ver arquivos VCD

Para visualizar o último arquivo VCD gerado:

 ./scripts/gtkwave/display-latest-vcd.py

Para visualizar um arquivo VCD específico:

 ./scripts/gtkwave/display-vcd.sh <vcd_file>

Construir e enviar imagem AWS ECS para compilador web (Tensil Explorer)

 docker build -f docker/web/Dockerfile -t tensil-web-compiler .
aws ecr get-login-password | docker login --username AWS --password-stdin <ACCOUNT ID>.dkr.ecr.<REGION>.amazonaws.com
docker tag tensil-web-compiler <ACCOUNT ID>.dkr.ecr.<REGION>.amazonaws.com/tf2rtl-web-compiler
docker push <ACCOUNT ID>.dkr.ecr.<REGION>.amazonaws.com/tf2rtl-web-compiler

Obtenha ajuda

• Diga olá e faça uma pergunta em nosso Discord
• Envie-nos um e-mail para [email protected]