1. ความถี่โปรเซสเซอร์เซิร์ฟเวอร์
ความถี่หลักของโปรเซสเซอร์เซิร์ฟเวอร์เรียกอีกอย่างว่าความถี่สัญญาณนาฬิกา มีหน่วยเป็น MHz และใช้เพื่อระบุความเร็วการประมวลผลของ CPU ความถี่หลักของ CPU = FSB × ปัจจัยการคูณ หลายๆ คนคิดว่าความถี่หลักเป็นตัวกำหนดความเร็วการทำงานของ CPU นี่ไม่ใช่แค่ด้านเดียวเท่านั้น แต่ยังรวมถึงเซิร์ฟเวอร์ด้วย ความเข้าใจนี้ก็มีความเอนเอียงเช่นกัน จนถึงขณะนี้ยังไม่มีสูตรที่แน่นอนที่สามารถทราบถึงความสัมพันธ์เชิงตัวเลขระหว่างความถี่หลักและความเร็วการประมวลผลที่แท้จริง แม้แต่ผู้ผลิตโปรเซสเซอร์รายใหญ่สองรายอย่าง Intel และ AMD ก็ยังมีข้อขัดแย้งอย่างมากในประเด็นนี้ เราเริ่มต้นจาก Intel เมื่อพิจารณาถึงแนวโน้มการพัฒนาผลิตภัณฑ์ จะเห็นได้ว่า Intel ให้ความสำคัญอย่างยิ่งในการเสริมสร้างการพัฒนาความถี่หลักของตัวเอง เช่นเดียวกับผู้ผลิตโปรเซสเซอร์รายอื่น เคยมีคนเปรียบเทียบกับโปรเซสเซอร์ 1G Transmeta ประสิทธิภาพการทำงานเทียบเท่ากับโปรเซสเซอร์ 2G Intel
ดังนั้นความถี่หลักของ CPU จึงไม่เกี่ยวข้องโดยตรงกับพลังการประมวลผลที่แท้จริงของ CPU ความถี่หลักบ่งบอกถึงความเร็วของการสั่นของสัญญาณพัลส์ดิจิทัลใน CPU นอกจากนี้เรายังสามารถดูตัวอย่างนี้ได้ในผลิตภัณฑ์โปรเซสเซอร์ของ Intel: ชิป Itanium 1 GHz สามารถทำงานได้เกือบเร็วเท่ากับ 2.66 GHz Xeon/Opteron หรือ 1.5 GHz Itanium 2 เร็วเท่ากับ 4 GHz Xeon/Opteron ความเร็วในการประมวลผลของ CPU ยังขึ้นอยู่กับตัวบ่งชี้ประสิทธิภาพของแง่มุมต่างๆ ของไปป์ไลน์ของ CPU
แน่นอนว่าความถี่หลักนั้นสัมพันธ์กับความเร็วในการประมวลผลจริง อาจกล่าวได้ว่าความถี่หลักเป็นเพียงแง่มุมหนึ่งของประสิทธิภาพของ CPU และไม่ได้แสดงถึงประสิทธิภาพโดยรวมของ CPU
2. ความถี่ฟรอนต์ไซด์บัสของเซิร์ฟเวอร์ (FSB)
ความถี่ฟรอนต์ไซด์บัส (FSB) (เช่น ความถี่บัส) ส่งผลโดยตรงต่อความเร็วของการแลกเปลี่ยนข้อมูลโดยตรงระหว่าง CPU และหน่วยความจำ มีสูตรที่สามารถคำนวณได้ นั่นคือ แบนด์วิธข้อมูล = (ความถี่บัส × แบนด์วิธข้อมูล)/8 แบนด์วิธสูงสุดของการรับส่งข้อมูลขึ้นอยู่กับความกว้างและความถี่ในการส่งข้อมูลของข้อมูลทั้งหมดที่ส่งพร้อมกัน ตัวอย่างเช่น Xeon Nocona ปัจจุบันที่รองรับ 64 บิตมีบัสด้านหน้าที่ 800MHz ตามสูตร แบนด์วิดท์การรับส่งข้อมูลสูงสุดคือ 6.4GB/วินาที
ความแตกต่างระหว่างความถี่ FSB และ FSB: ความเร็วของ FSB หมายถึงความเร็วของการส่งข้อมูล และ FSB คือความเร็วของการทำงานแบบซิงโครนัสระหว่าง CPU และเมนบอร์ด กล่าวอีกนัยหนึ่ง 100MHz FSB หมายถึงสัญญาณพัลส์ดิจิทัลที่สั่นสิบล้านครั้งต่อวินาทีโดยเฉพาะ ในขณะที่บัสด้านหน้า 100MHz หมายถึงปริมาณการรับส่งข้อมูลที่ CPU สามารถรับได้ต่อวินาที ซึ่งก็คือ 100MHz×64บิต ¨8Byte /บิต=800MB/วินาที
ในความเป็นจริง การเกิดขึ้นของสถาปัตยกรรม "HyperTransport" ได้เปลี่ยนแปลงความถี่ฟรอนต์ไซด์บัส (FSB) ที่เกิดขึ้นจริง ก่อนหน้านี้เราทราบแล้วว่าสถาปัตยกรรม IA-32 ต้องมีองค์ประกอบที่สำคัญสามส่วน ได้แก่ Memory Controller Hub (MCH), I/O Controller Hub และ PCI Hub เช่น ชิปเซ็ตทั่วไปของ Intel ชิปเซ็ต Intel 7501 และ Intel7505 ซึ่งเป็นโปรเซสเซอร์ Xeon คู่ ออกแบบมาโดยเฉพาะ MCH ที่มีอยู่ทำให้ CPU มีความถี่บัสด้านหน้า 533MHz ด้วยหน่วยความจำ DDR แบนด์วิธบัสด้านหน้าสามารถเข้าถึง 4.3GB/วินาที
อย่างไรก็ตาม เนื่องจากประสิทธิภาพของโปรเซสเซอร์ได้รับการปรับปรุงอย่างต่อเนื่อง จึงนำปัญหามากมายมาสู่สถาปัตยกรรมระบบด้วย สถาปัตยกรรม "HyperTransport" ไม่เพียงแต่แก้ปัญหาเท่านั้น แต่ยังปรับปรุงแบนด์วิธบัสได้อย่างมีประสิทธิภาพมากขึ้น เช่น โปรเซสเซอร์ AMD Opteron สถาปัตยกรรมบัส I/O HyperTransport ที่ยืดหยุ่นช่วยให้สามารถรวมตัวควบคุมหน่วยความจำ เพื่อไม่ให้โปรเซสเซอร์ส่งข้อมูลได้ ผ่านบัสระบบ ชิปเซ็ตจะแลกเปลี่ยนข้อมูลโดยตรงกับหน่วยความจำ ในกรณีนี้ ฉันไม่รู้ว่าจะเริ่มพูดถึงความถี่ฟรอนต์ไซด์บัส (FSB) ในโปรเซสเซอร์ AMD Opteron ได้ที่ไหน
3. โปรเซสเซอร์ FSB
FSB คือความถี่พื้นฐานของ CPU และมีหน่วยเป็น MHz เช่นกัน FSB ของ CPU จะกำหนดความเร็วการทำงานของมาเธอร์บอร์ดทั้งหมด พูดตรงๆ ในคอมพิวเตอร์เดสก์ท็อป สิ่งที่เราเรียกว่าการโอเวอร์คล็อกหมายถึงการโอเวอร์คล็อก FSB ของ CPU (แน่นอนว่าภายใต้สถานการณ์ปกติ ตัวคูณ CPU จะถูกล็อค) ฉันเชื่อว่านี่เป็นที่เข้าใจกันดี แต่สำหรับซีพียูเซิร์ฟเวอร์ ไม่อนุญาตให้โอเวอร์คล็อกโดยเด็ดขาด ตามที่กล่าวไว้ก่อนหน้านี้ CPU จะกำหนดความเร็วการทำงานของเมนบอร์ด ทั้งสองทำงานพร้อมกัน หาก CPU ของเซิร์ฟเวอร์ถูกโอเวอร์คล็อกและ FSB มีการเปลี่ยนแปลง การดำเนินการแบบอะซิงโครนัสจะเกิดขึ้น (เมนบอร์ดเดสก์ท็อปหลายตัวรองรับการทำงานแบบอะซิงโครนัส) ซึ่งจะทำให้เกิดการทำงานทั้งหมด เซิร์ฟเวอร์ทำงานไม่พร้อมกัน
ในระบบคอมพิวเตอร์ปัจจุบันส่วนใหญ่ FSB ยังเป็นความเร็วการทำงานแบบซิงโครนัสระหว่างหน่วยความจำและเมนบอร์ด ด้วยวิธีนี้ จึงสามารถเข้าใจได้ว่า FSB ของ CPU เชื่อมต่อโดยตรงกับหน่วยความจำเพื่อให้ได้สถานะการทำงานแบบซิงโครนัสระหว่างทั้งสอง เป็นเรื่องง่ายที่จะสร้างความสับสนให้กับความถี่ FSB และ FSB เรามาพูดถึงความแตกต่างระหว่างทั้งสองในบทแนะนำ FSB ต่อไปนี้
4. บิต CPU และความยาวของคำ
บิต: ไบนารี่ใช้ในวงจรดิจิทัลและเทคโนโลยีคอมพิวเตอร์ และรหัสจะมีเพียง "0" และ "1" เท่านั้น ไม่ว่า "0" หรือ "1" จะเป็น "บิต" ใน CPU
ความยาวของคำ: ในเทคโนโลยีคอมพิวเตอร์ จำนวนเลขฐานสองที่ CPU สามารถประมวลผลได้ในครั้งเดียวต่อหน่วยเวลา (ในเวลาเดียวกัน) เรียกว่าความยาวของคำ ดังนั้น CPU ที่สามารถประมวลผลข้อมูลที่มีความยาวคำ 8 บิตจึงมักเรียกว่า CPU 8 บิต ในทำนองเดียวกัน CPU 32 บิตสามารถประมวลผลข้อมูลไบนารี่ที่มีความยาวคำ 32 บิตต่อหน่วยเวลา ความแตกต่างระหว่างไบต์และความยาวของคำ: เนื่องจากอักขระภาษาอังกฤษที่ใช้กันทั่วไปสามารถแสดงด้วยไบนารี 8 บิตได้ ดังนั้น 8 บิตจึงมักเรียกว่าไบต์ ความยาวของคำนั้นไม่คงที่ และความยาวของคำจะแตกต่างกันไปตาม CPU ที่แตกต่างกัน CPU 8 บิตสามารถประมวลผลได้ครั้งละหนึ่งไบต์เท่านั้น ในขณะที่ CPU 32 บิตสามารถประมวลผลได้ครั้งละ 4 ไบต์ ในทำนองเดียวกัน CPU 64 บิตสามารถประมวลผลได้ครั้งละ 8 ไบต์
5. สัมประสิทธิ์การคูณความถี่
ตัวคูณการคูณหมายถึงความสัมพันธ์ตามสัดส่วนสัมพัทธ์ระหว่างความถี่หลักของ CPU และ FSB ภายใต้ FSB เดียวกัน ยิ่งตัวคูณความถี่สูง ความถี่ของ CPU ก็จะยิ่งสูงขึ้น แต่ในความเป็นจริง ภายใต้สมมติฐานของ FSB เดียวกัน CPU ตัวคูณสูงนั้นมีความสำคัญเพียงเล็กน้อย เนื่องจากความเร็วในการส่งข้อมูลระหว่าง CPU และระบบนั้นมีจำกัด CPU ที่สุ่มสี่สุ่มห้าไล่ตามตัวคูณที่สูงและได้รับความถี่หลักที่สูงจะมีผลกระทบ "คอขวด" ที่ชัดเจน นั่นคือความเร็วสูงสุดที่ CPU รับข้อมูลจากระบบ ไม่สามารถตอบสนองความต้องการด้านความเร็วของ CPU ได้ โดยทั่วไป ยกเว้นตัวอย่างทางวิศวกรรม CPU ของ Intel มีการล็อคตัวคูณ แต่ AMD ไม่เคยล็อคมาก่อน
6.แคชซีพียู
ขนาดแคชยังเป็นหนึ่งในตัวบ่งชี้ที่สำคัญของ CPU และโครงสร้างและขนาดของแคชมีผลกระทบอย่างมากต่อความเร็วของ CPU แคชใน CPU ทำงานที่ความถี่สูงมาก โดยทั่วไปจะทำงานที่ความถี่เดียวกันกับ โปรเซสเซอร์และประสิทธิภาพในการทำงานนั้นยิ่งใหญ่กว่าหน่วยความจำระบบและฮาร์ดดิสก์มาก ในการทำงานจริง CPU มักจะต้องอ่านบล็อกข้อมูลเดียวกันซ้ำๆ และการเพิ่มความจุแคชสามารถปรับปรุงอัตราการอ่านข้อมูลภายใน CPU ได้อย่างมาก โดยไม่ต้องค้นหาในหน่วยความจำหรือฮาร์ดดิสก์ จึงช่วยปรับปรุงระบบได้อย่างมาก ผลงาน. . อย่างไรก็ตาม เนื่องจากปัจจัยต่างๆ เช่น พื้นที่ชิป CPU และราคา แคชจึงมีน้อยมาก
แคช L1 (แคชระดับหนึ่ง) เป็นแคชระดับแรกของ CPU ซึ่งแบ่งออกเป็นแคชข้อมูลและแคชคำสั่ง ความจุและโครงสร้างของแคช L1 ในตัวมีผลกระทบต่อประสิทธิภาพของ CPU มากขึ้น อย่างไรก็ตาม หน่วยความจำแคชประกอบด้วย RAM แบบคงที่และมีโครงสร้างที่ซับซ้อน เมื่อพื้นที่ CPU die ไม่สามารถใหญ่เกินไปได้ ของแคช L1 นั้นไม่เพียงพอ อาจจะทำให้ใหญ่เกินไป ความจุของแคช L1 ของ CPU เซิร์ฟเวอร์ทั่วไปมักจะอยู่ที่ 32-256KB
L2 Cache (แคชระดับที่สอง) เป็นแคชชั้นที่สองของ CPU ซึ่งแบ่งออกเป็นชิปภายในและภายนอก แคช L2 บนชิปภายในทำงานที่ความเร็วเดียวกันกับความถี่หลัก ในขณะที่แคช L2 ภายนอกทำงานที่ความถี่หลักเพียงครึ่งหนึ่งเท่านั้น ความจุแคช L2 จะส่งผลต่อประสิทธิภาพของ CPU ด้วย หลักการคือยิ่งมีขนาดใหญ่ยิ่งดี 1MB และบางอันมีขนาดสูงถึง 2MB หรือ 3MB
แคช L3 (แคชสามระดับ) แบ่งออกเป็นสองประเภท แคชแรกเป็นแคชภายนอก และแคชปัจจุบันมีอยู่ภายใน ผลกระทบที่แท้จริงคือการใช้แคช L3 สามารถลดเวลาแฝงของหน่วยความจำได้อีก และปรับปรุงประสิทธิภาพของโปรเซสเซอร์เมื่อคำนวณข้อมูลจำนวนมาก การลดเวลาแฝงของหน่วยความจำและการปรับปรุงความสามารถในการประมวลผลข้อมูลขนาดใหญ่มีประโยชน์สำหรับเกม ในด้านเซิร์ฟเวอร์ การเพิ่มแคช L3 ยังคงมีการปรับปรุงประสิทธิภาพที่สำคัญ ตัวอย่างเช่น การกำหนดค่าที่มีแคช L3 ที่ใหญ่กว่าจะใช้หน่วยความจำกายภาพได้อย่างมีประสิทธิภาพมากขึ้น ดังนั้นจึงสามารถรองรับคำขอข้อมูลได้มากกว่าระบบย่อย I/O ของดิสก์ที่ช้ากว่า โปรเซสเซอร์ที่มีแคช L3 ขนาดใหญ่ทำให้ลักษณะการทำงานแคชของระบบไฟล์มีประสิทธิภาพมากขึ้น รวมถึงข้อความและคิวของโปรเซสเซอร์ที่สั้นลง
ในความเป็นจริง แคช L3 รุ่นแรกสุดถูกนำไปใช้กับโปรเซสเซอร์ K6-III ที่ออกโดย AMD แคช L3 ในขณะนั้นถูกจำกัดโดยกระบวนการผลิตและไม่ได้รวมเข้ากับชิป แต่ถูกรวมเข้ากับเมนบอร์ด แคช L3 ซึ่งสามารถซิงโครไนซ์กับความถี่บัสระบบเท่านั้น จริงๆ แล้วไม่ได้แตกต่างจากหน่วยความจำหลักมากนัก ต่อมา แคช L3 ถูกใช้โดยโปรเซสเซอร์ Itanium ของ Intel สำหรับตลาดเซิร์ฟเวอร์ จากนั้นก็มี P4EE และ Xeon MP Intel ยังวางแผนที่จะเปิดตัวโปรเซสเซอร์ Itanium2 พร้อมแคช L3 ขนาด 9MB และต่อมาคือโปรเซสเซอร์ Itanium2 แบบดูอัลคอร์พร้อมแคช L3 ขนาด 24MB
แต่โดยพื้นฐานแล้วแคช L3 นั้นไม่ได้มีความสำคัญมากนักในการปรับปรุงประสิทธิภาพของโปรเซสเซอร์ ตัวอย่างเช่น โปรเซสเซอร์ Xeon MP ที่มีแคช L3 ขนาด 1MB ก็ยังไม่ถือเป็นคู่แข่งของ Opteron จะเห็นได้ว่าการเพิ่มขึ้นของบัสด้านหน้า มีประสิทธิภาพมากกว่าการปรับปรุงประสิทธิภาพแคช
[ตัดหน้า]
7. ชุดคำสั่งขยาย CPU
CPU อาศัยคำสั่งในการคำนวณและควบคุมระบบ CPU แต่ละตัวได้รับการออกแบบด้วยชุดของระบบคำสั่งที่ตรงกับวงจรฮาร์ดแวร์ ความแรงของคำสั่งยังเป็นตัวบ่งชี้ที่สำคัญของ CPU ชุดคำสั่งเป็นหนึ่งในเครื่องมือที่มีประสิทธิภาพที่สุดในการปรับปรุงประสิทธิภาพของไมโครโปรเซสเซอร์ จากสถาปัตยกรรมกระแสหลักในปัจจุบัน ชุดคำสั่งสามารถแบ่งออกเป็นสองส่วน: ชุดคำสั่งที่ซับซ้อน และชุดคำสั่งแบบง่าย จากมุมมองของการใช้งานเฉพาะ เช่น MMX (Multi Media Extended) ของ Intel, SSE, SSE2 (มัลติคำสั่งสตรีมมิ่ง-เดี่ยว) data -Extensions 2), SEE3 และ 3DNow! ของ AMD ล้วนเป็นชุดคำสั่งเพิ่มเติมของ CPU ซึ่งปรับปรุงความสามารถในการประมวลผลมัลติมีเดีย กราฟิก และอินเทอร์เน็ตของ CPU ตามลำดับ
โดยปกติเราเรียกชุดคำสั่งเพิ่มเติมของ CPU ว่า "ชุดคำสั่ง CPU" ชุดคำสั่ง SSE3 ยังเป็นชุดคำสั่งที่เล็กที่สุดในปัจจุบัน ก่อนหน้านี้ MMX มี 57 คำสั่ง SSE มี 50 คำสั่ง SSE2 มี 144 คำสั่ง และ SSE3 มี 13 คำสั่ง ปัจจุบัน SSE3 ยังเป็นชุดคำสั่งที่ทันสมัยที่สุดอีกด้วย โปรเซสเซอร์ Intel Prescott รองรับชุดคำสั่ง SSE3 แล้ว AMD จะเพิ่มการรองรับชุดคำสั่ง SSE3 ให้กับโปรเซสเซอร์ Dual-Core ในอนาคตด้วย
8. แรงดันไฟฟ้าการทำงานของแกน CPU และ I/O
เริ่มต้นจาก 586CPU แรงดันไฟฟ้าในการทำงานของ CPU แบ่งออกเป็นสองประเภท: แรงดันไฟฟ้าหลักและแรงดันไฟฟ้า I/O โดยปกติแล้วแรงดันไฟฟ้าหลักของ CPU จะน้อยกว่าหรือเท่ากับแรงดันไฟฟ้า I/O ขนาดของแรงดันไฟฟ้าหลักจะขึ้นอยู่กับกระบวนการผลิตของ CPU โดยทั่วไป ยิ่งกระบวนการผลิตมีขนาดเล็กลง แรงดันไฟฟ้าในการทำงานหลักก็จะยิ่งต่ำลง โดยทั่วไปแรงดันไฟฟ้า I/O จะอยู่ที่ 1.6~5V แรงดันไฟฟ้าต่ำสามารถแก้ปัญหาการใช้พลังงานมากเกินไปและการสร้างความร้อนมากเกินไป
9. กระบวนการผลิต
ไมครอนของกระบวนการผลิตหมายถึงระยะห่างระหว่างวงจรภายในไอซี แนวโน้มในกระบวนการผลิตมีความหนาแน่นสูงขึ้น การออกแบบวงจรไอซีที่มีความหนาแน่นสูงกว่าหมายความว่าไอซีที่มีขนาดเท่ากันสามารถมีการออกแบบวงจรที่มีความหนาแน่นสูงกว่าและมีฟังก์ชันที่ซับซ้อนมากขึ้นได้ ตอนนี้หลักคือ 180nm, 130nm และ 90nm ล่าสุดเจ้าหน้าที่ระบุว่ามีกระบวนการผลิตขนาด 65 นาโนเมตร
10. ชุดคำสั่ง
(1) ชุดคำสั่ง CISC
ชุดคำสั่ง CISC หรือที่รู้จักกันในชื่อชุดคำสั่งที่ซับซ้อน มีชื่อภาษาอังกฤษว่า CISC (ตัวย่อของคอมพิวเตอร์ชุดคำสั่งที่ซับซ้อน) ในไมโครโปรเซสเซอร์ CISC แต่ละคำสั่งของโปรแกรมจะดำเนินการตามลำดับ และการดำเนินการในแต่ละคำสั่งก็จะดำเนินการตามลำดับเช่นกัน ข้อดีของการดำเนินการตามลำดับคือการควบคุมที่ง่าย แต่อัตราการใช้งานของส่วนต่างๆ ของคอมพิวเตอร์ไม่สูงและความเร็วในการดำเนินการช้า อันที่จริงมันคือซีพียูซีรีส์ x86 (นั่นคือสถาปัตยกรรม IA-32) ที่ผลิตโดย Intel และซีพียูที่เข้ากันได้เช่น AMD และ VIA แม้แต่ X86-64 ใหม่ (หรือที่เรียกว่า AMD64) ก็ยังอยู่ในหมวดหมู่ของ CISC
หากต้องการทราบว่าชุดคำสั่งคืออะไร เราต้องเริ่มต้นด้วย CPU สถาปัตยกรรม X86 ในปัจจุบัน ชุดคำสั่ง X86 ได้รับการพัฒนาเป็นพิเศษโดย Intel สำหรับ CPU 16 บิตตัวแรก (i8086) CPU ในพีซีเครื่องแรกของโลก — i8088 (เวอร์ชันประยุกต์ของ i8086) ที่ IBM เปิดตัวในปี 1981 ก็ใช้คำสั่ง X86 ในเวลาเดียวกัน คอมพิวเตอร์ มีการเพิ่มชิป X87 เพื่อปรับปรุงความสามารถในการประมวลผลข้อมูลจุดลอยตัว จากนี้ไป ชุดคำสั่ง X86 และชุดคำสั่ง X87 จะถูกเรียกรวมกันว่าชุดคำสั่ง X86
แม้ว่าจะมีการพัฒนาเทคโนโลยี CPU อย่างต่อเนื่อง แต่ Intel ก็ได้พัฒนา i80386, i80486 รุ่นใหม่อย่างต่อเนื่อง จนถึง PII Xeon, PIII Xeon, Pentium 3 ที่ผ่านมา และในที่สุดก็เป็นซีรีส์ Pentium 4 ในปัจจุบัน Xeon (ไม่รวม Xeon Nocona) แต่เพื่อที่จะ ตรวจสอบให้แน่ใจว่าคอมพิวเตอร์สามารถเรียกใช้แอปพลิเคชันต่างๆ ที่พัฒนาขึ้นในอดีตต่อไปได้ เพื่อปกป้องและสืบทอดทรัพยากรซอฟต์แวร์อันอุดมสมบูรณ์ CPU ทั้งหมดที่ผลิตโดย Intel ยังคงใช้ชุดคำสั่ง X86 ต่อไป ดังนั้น CPU ยังคงเป็นของซีรีส์ X86 เนื่องจากซีรีส์ Intel X86 และ CPU ที่รองรับ (เช่น AMD Athlon MP) ทั้งหมดใช้ชุดคำสั่ง X86 กลุ่มผลิตภัณฑ์ซีรีส์ X86 และ CPU ที่รองรับจำนวนมากในปัจจุบันจึงถูกสร้างขึ้น ปัจจุบัน x86CPU ประกอบด้วย CPU เซิร์ฟเวอร์ Intel และ CPU เซิร์ฟเวอร์ AMD เป็นหลัก
(2) ชุดคำสั่ง RISC
RISC เป็นตัวย่อของ "Reduced Instruction Set Computing" ในภาษาอังกฤษ ซึ่งแปลว่า "ชุดคำสั่งที่ลดลง" ในภาษาจีน ได้รับการพัฒนาบนพื้นฐานของระบบคำสั่ง CISC มีคนทดสอบเครื่อง CISC และแสดงให้เห็นว่าความถี่ของการใช้คำสั่งต่างๆ ค่อนข้างแตกต่างกัน คำสั่งที่ใช้บ่อยที่สุดคือคำสั่งที่ค่อนข้างง่ายซึ่งคิดเป็นเพียง 20% ของคำสั่งเท่านั้น จำนวนคำสั่งทั้งหมด แต่ความถี่ของการเกิดในโปรแกรมคิดเป็น 80% ระบบคำสั่งที่ซับซ้อนย่อมเพิ่มความซับซ้อนของไมโครโปรเซสเซอร์อย่างหลีกเลี่ยงไม่ได้ ทำให้การพัฒนาโปรเซสเซอร์ใช้เวลานานและมีค่าใช้จ่ายสูง และคำสั่งที่ซับซ้อนจำเป็นต้องมีการดำเนินการที่ซับซ้อน ซึ่งจะทำให้ความเร็วของคอมพิวเตอร์ลดลงอย่างหลีกเลี่ยงไม่ได้ ด้วยเหตุผลข้างต้น CPU RISC จึงถือกำเนิดขึ้นในช่วงทศวรรษ 1980 เมื่อเปรียบเทียบกับ CPU CISC แล้ว CPU RISC ไม่เพียงแต่ปรับปรุงระบบคำสั่งเท่านั้น แต่ยังนำสิ่งที่เรียกว่า "โครงสร้าง superscalar และ super-pipeline" มาใช้ ซึ่งเพิ่มความสามารถในการประมวลผลแบบขนานอย่างมาก
ชุดคำสั่ง RISC คือทิศทางการพัฒนาซีพียูประสิทธิภาพสูง ตรงกันข้ามกับ CISC แบบดั้งเดิม (ชุดคำสั่งที่ซับซ้อน) ในการเปรียบเทียบ RISC มีรูปแบบคำสั่งแบบรวม ประเภทน้อยกว่า และวิธีการกำหนดแอดเดรสน้อยกว่าชุดคำสั่งที่ซับซ้อน แน่นอนว่าความเร็วในการประมวลผลได้รับการปรับปรุงอย่างมาก ปัจจุบัน CPU ที่มีระบบคำสั่งนี้มักใช้ในเซิร์ฟเวอร์ระดับกลางถึงระดับสูง โดยเฉพาะเซิร์ฟเวอร์ระดับสูงล้วนใช้ CPU ที่มีระบบคำสั่ง RISC ระบบคำสั่ง RISC เหมาะสำหรับ UNIX ซึ่งเป็นระบบปฏิบัติการของเซิร์ฟเวอร์ระดับไฮเอนด์มากกว่า ในปัจจุบัน Linux ก็เป็นระบบปฏิบัติการที่คล้ายกับ UNIX เช่นกัน CPU ประเภท RISC เข้ากันไม่ได้กับ CPU ของ Intel และ AMD ในซอฟต์แวร์และฮาร์ดแวร์
ปัจจุบัน CPU ที่ใช้คำสั่ง RISC ในเซิร์ฟเวอร์ระดับกลางถึงระดับสูงส่วนใหญ่จะประกอบด้วยประเภทต่อไปนี้: โปรเซสเซอร์ PowerPC, โปรเซสเซอร์ SPARC, โปรเซสเซอร์ PA-RISC, โปรเซสเซอร์ MIPS และโปรเซสเซอร์ Alpha
(3)ไอเอ-64
มีการถกเถียงกันมากมายว่า EPIC (คอมพิวเตอร์คำสั่งแบบขนานอย่างชัดเจน) เป็นผู้สืบทอดต่อจากระบบ RISC และ CISC หรือไม่ การใช้ระบบ EPIC เพียงอย่างเดียว ถือเป็นก้าวสำคัญสำหรับโปรเซสเซอร์ของ Intel ในการก้าวไปสู่ระบบ RISC ตามทฤษฎีแล้ว CPU ที่ออกแบบโดยระบบ EPIC สามารถจัดการกับแอพพลิเคชั่นซอฟต์แวร์ Windows ได้ดีกว่าแอพพลิเคชั่นซอฟต์แวร์ที่ใช้ Unix ภายใต้การกำหนดค่าโฮสต์เดียวกัน
CPU เซิร์ฟเวอร์ของ Intel ที่ใช้เทคโนโลยี EPIC คือ Itanium (ชื่อรหัสการพัฒนา: Merced) เป็นโปรเซสเซอร์ 64 บิตและเป็นตัวแรกในซีรี่ส์ IA-64 Microsoft ยังได้พัฒนาระบบปฏิบัติการชื่อรหัส Win64 และรองรับในซอฟต์แวร์ หลังจากที่ Intel นำชุดนี้มาใช้ สถาปัตยกรรม IA-64 ที่ใช้ชุดคำสั่ง EPIC ก็ถือกำเนิดขึ้น IA-64 มีการปรับปรุงอย่างมากจาก x86 ในหลาย ๆ ด้าน ทะลุข้อจำกัดมากมายของสถาปัตยกรรม IA32 แบบดั้งเดิม และประสบความสำเร็จในการปรับปรุงความสามารถในการประมวลผลข้อมูล ความเสถียรของระบบ ความปลอดภัย การใช้งาน และเหตุผลที่สำคัญ
ข้อบกพร่องที่ใหญ่ที่สุดของไมโครโปรเซสเซอร์ IA-64 คือการขาดความเข้ากันได้กับ x86 เพื่อให้โปรเซสเซอร์ IA-64 ของ Intel รันซอฟต์แวร์ได้ดีขึ้นจากสองรุ่น จึงได้ใช้โปรเซสเซอร์ IA-64 (Itanium, Itanium2... ) แนะนำ x86 ตัวถอดรหัส -to-IA-64 ซึ่งสามารถแปลคำสั่ง x86 เป็นคำสั่ง IA-64 ได้ ตัวถอดรหัสนี้ไม่ใช่ตัวถอดรหัสที่มีประสิทธิภาพมากที่สุด และไม่ใช่วิธีที่ดีที่สุดในการรันโค้ด x86 (วิธีที่ดีที่สุดคือการรันโค้ด x86 โดยตรงบนโปรเซสเซอร์ x86) ดังนั้นประสิทธิภาพของ Itanium และ Itanium2 เมื่อรันแอปพลิเคชัน x86 แย่มาก นี่ยังกลายเป็นเหตุผลพื้นฐานสำหรับการเกิดขึ้นของ X86-64
(4)X86-64 (AMD64 / EM64T)
ออกแบบโดย AMD สามารถรองรับการดำเนินการจำนวนเต็ม 64 บิตในเวลาเดียวกัน และเข้ากันได้กับสถาปัตยกรรม X86-32 รองรับการกำหนดแอดเดรสแบบลอจิคัล 64 บิต และมีตัวเลือกในการแปลงการกำหนดแอดเดรสแบบ 32 บิต อย่างไรก็ตาม คำแนะนำการดำเนินการข้อมูลมีค่าเริ่มต้นเป็น 32 บิตและ 8 บิต และมีตัวเลือกในการแปลงเป็น 64 บิตและ 16 บิต รองรับรีจิสเตอร์เอนกประสงค์ หากเป็นการทำงานแบบ 32 บิต จำเป็นต้องขยายผลลัพธ์เป็น 64 บิตให้สมบูรณ์ ด้วยวิธีนี้ มีความแตกต่างระหว่าง "การดำเนินการโดยตรง" และ "การดำเนินการแปลง" ในคำสั่ง ฟิลด์คำสั่งคือ 8 บิตหรือ 32 บิต ซึ่งสามารถหลีกเลี่ยงไม่ให้ฟิลด์ยาวเกินไป
การสร้าง x86-64 (หรือที่เรียกว่า AMD64) นั้นไม่ได้ไร้เหตุผล พื้นที่การกำหนดแอดเดรสแบบ 32 บิตของโปรเซสเซอร์ x86 ถูกจำกัดไว้ที่หน่วยความจำ 4GB และโปรเซสเซอร์ IA-64 เข้ากันไม่ได้กับ x86 AMD คำนึงถึงความต้องการของลูกค้าอย่างเต็มที่และปรับปรุงฟังก์ชันของชุดคำสั่ง x86 เพื่อให้ชุดคำสั่งนี้สามารถรองรับโหมดการประมวลผล 64 บิตได้ในเวลาเดียวกัน ดังนั้น AMD จึงเรียกโครงสร้างของพวกเขาว่า x86-64 ในทางเทคนิค เพื่อที่จะดำเนินการ 64 บิตในสถาปัตยกรรม x86-64 ทาง AMD ได้เปิดตัวรีจิสเตอร์อเนกประสงค์ R8-R15 ใหม่ เพื่อเป็นส่วนขยายของรีจิสเตอร์ Use เหล่านี้แบบดั้งเดิม รีจิสเตอร์ดั้งเดิมเช่น EAX และ EBX ได้รับการขยายจาก 32 บิตเป็น 64 บิตด้วย มีการเพิ่มการลงทะเบียนใหม่แปดรายการในหน่วย SSE เพื่อให้การสนับสนุน SSE2 การเพิ่มจำนวนการลงทะเบียนจะนำไปสู่การปรับปรุงประสิทธิภาพ ในเวลาเดียวกัน เพื่อรองรับทั้งรหัส 32- และ 64 บิตและรีจิสเตอร์ สถาปัตยกรรม x86-64 ช่วยให้โปรเซสเซอร์ทำงานในสองโหมดต่อไปนี้: โหมดยาว (โหมดยาว) และโหมดดั้งเดิม (โหมดพันธุกรรม) โหมดยาวแบ่งออกเป็นสองโหมดย่อย: โหมด (โหมด 64 บิตและโหมดความเข้ากันได้) มาตรฐานดังกล่าวได้รับการแนะนำในโปรเซสเซอร์เซิร์ฟเวอร์ Opteron ของ AMD
ในปีนี้ เทคโนโลยี EM64T ที่รองรับ 64 บิตก็ได้เปิดตัวเช่นกัน ก่อนที่จะมีชื่ออย่างเป็นทางการว่า EM64T นั้นคือ IA32E นี่คือชื่อของเทคโนโลยีส่วนขยาย 64 บิตของ Intel เพื่อแยกแยะชุดคำสั่ง X86 EM64T ของ Intel รองรับโหมดย่อย 64 บิต ซึ่งคล้ายกับเทคโนโลยี X86-64 ของ AMD โดยใช้การกำหนดแอดเดรสระนาบเชิงเส้น 64 บิต เพิ่มรีจิสเตอร์วัตถุประสงค์ทั่วไป (GPR) ใหม่ 8 รายการ และเพิ่มรีจิสเตอร์ 8 รายการเพื่อรองรับคำสั่ง SSE เช่นเดียวกับ AMD เทคโนโลยี 64 บิตของ Intel จะเข้ากันได้กับ IA32 และ IA32E จะใช้เมื่อใช้ระบบปฏิบัติการ 64 บิตเท่านั้น IA32E จะประกอบด้วย 2 โหมดย่อย: โหมดย่อย 64 บิตและโหมดย่อย 32 บิต ซึ่งเข้ากันได้กับ AMD64 รุ่นเก่า EM64T ของ Intel จะเข้ากันได้กับเทคโนโลยี X86-64 ของ AMD อย่างสมบูรณ์ ขณะนี้โปรเซสเซอร์ Nocona ได้เพิ่มเทคโนโลยี 64 บิตแล้ว และโปรเซสเซอร์ Pentium 4E ของ Intel ยังรองรับเทคโนโลยี 64 บิตด้วย
ควรกล่าวว่าทั้งคู่เป็นสถาปัตยกรรมไมโครโปรเซสเซอร์ 64 บิตที่เข้ากันได้กับชุดคำสั่ง x86 แต่ยังคงมีความแตกต่างบางประการระหว่าง EM64T และ AMD64 บิต NX ในโปรเซสเซอร์ AMD64 จะไม่รวมอยู่ในโปรเซสเซอร์ Intel
11. Superpipeline และ superscalar
ก่อนที่จะอธิบาย superpipeline และ superscalar เรามาทำความเข้าใจไปป์ไลน์ก่อน ไปป์ไลน์ถูกใช้ครั้งแรกโดย Intel ในชิป 486 สายการประกอบทำงานเหมือนกับสายการประกอบในการผลิตภาคอุตสาหกรรม ใน CPU ไปป์ไลน์การประมวลผลคำสั่งประกอบด้วยหน่วยวงจร 5-6 หน่วยที่มีฟังก์ชันที่แตกต่างกัน จากนั้นคำสั่ง X86 จะถูกแบ่งออกเป็น 5-6 ขั้นตอน จากนั้นจึงดำเนินการโดยหน่วยวงจรเหล่านี้ตามลำดับ เพื่อให้คำสั่งหนึ่งคำสั่งสามารถดำเนินการได้ในที่เดียว วงจรสัญญาณนาฬิกาของ CPU จึงเพิ่มความเร็วในการประมวลผลของ CPU ไปป์ไลน์จำนวนเต็มแต่ละไปป์ไลน์ของ Pentium แบบคลาสสิกแบ่งออกเป็นสี่ระดับ ได้แก่ การดึงคำสั่งล่วงหน้า การถอดรหัส การดำเนินการ และการเขียนกลับผลลัพธ์ ไปป์ไลน์จุดลอยตัวแบ่งออกเป็นแปดระดับของไปป์ไลน์
Superscalar ใช้หลายไปป์ไลน์ในตัวเพื่อประมวลผลโปรเซสเซอร์หลายตัวในเวลาเดียวกัน สิ่งสำคัญคือการแลกเปลี่ยนพื้นที่กับเวลา ซูเปอร์ไปป์ไลน์คือการดำเนินการหนึ่งรายการขึ้นไปในรอบเครื่องเดียวโดยการปรับแต่งไปป์ไลน์และเพิ่มความถี่หลัก สาระสำคัญคือการแลกเปลี่ยนเวลากับพื้นที่ ตัวอย่างเช่น ไปป์ไลน์ของ Pentium 4 มีความยาวถึง 20 ขั้น ยิ่งขั้นตอน (ระยะ) ของไปป์ไลน์ได้รับการออกแบบนานขึ้นเท่าใด ก็สามารถดำเนินการตามคำสั่งได้เร็วยิ่งขึ้นเท่านั้น ดังนั้นจึงสามารถปรับให้เข้ากับ CPU ที่มีความถี่การทำงานที่สูงขึ้นได้ อย่างไรก็ตาม ไปป์ไลน์ที่ยาวเกินไปก็ทำให้เกิดผลข้างเคียงเช่นกัน มีความเป็นไปได้มากที่ความเร็วการประมวลผลจริงของ CPU ที่มีความถี่สูงกว่าจะลดลง นี่เป็นกรณีของ Pentium 4 ของ Intel แม้ว่าความถี่หลักจะสูงได้ก็ตาม 1.4G หรือมากกว่า แต่ประสิทธิภาพการประมวลผลยังด้อยกว่า 1.2G Athlon ของ AMD หรือแม้แต่ Pentium III มาก
12. แบบฟอร์มพัสดุ
บรรจุภัณฑ์ CPU เป็นมาตรการป้องกันที่ใช้วัสดุเฉพาะเพื่อทำให้ชิป CPU หรือโมดูล CPU แข็งตัวในนั้น เพื่อป้องกันความเสียหาย โดยทั่วไป CPU จะต้องได้รับการบรรจุก่อนจึงจะสามารถจัดส่งให้กับผู้ใช้ได้ วิธีการบรรจุ CPU จะขึ้นอยู่กับรูปแบบการติดตั้ง CPU และการออกแบบการรวมอุปกรณ์ จากมุมมองการจำแนกประเภทอย่างกว้างๆ โดยปกติแล้ว CPU ที่ติดตั้งโดยใช้ซ็อกเก็ตซ็อกเก็ตจะถูกบรรจุโดยใช้ PGA (อาร์เรย์กริด) ในขณะที่ CPU ที่ติดตั้งโดยใช้สล็อต Slot x จะถูกบรรจุหีบห่อทั้งหมด ใช้บรรจุภัณฑ์รูปแบบ SEC (กล่องแยกด้านเดียว) นอกจากนี้ยังมีเทคโนโลยีบรรจุภัณฑ์ เช่น PLGA (Plastic Land Grid Array) และ OLGA (Organic Land Grid Array) เนื่องจากการแข่งขันในตลาดที่รุนแรงมากขึ้น ทิศทางการพัฒนาเทคโนโลยีบรรจุภัณฑ์ CPU ในปัจจุบันจึงเน้นการประหยัดต้นทุนเป็นหลัก
7. ชุดคำสั่งขยาย CPU
CPU อาศัยคำสั่งในการคำนวณและควบคุมระบบ CPU แต่ละตัวได้รับการออกแบบด้วยชุดของระบบคำสั่งที่ตรงกับวงจรฮาร์ดแวร์ ความแรงของคำสั่งยังเป็นตัวบ่งชี้ที่สำคัญของ CPU ชุดคำสั่งเป็นหนึ่งในเครื่องมือที่มีประสิทธิภาพที่สุดในการปรับปรุงประสิทธิภาพของไมโครโปรเซสเซอร์ จากสถาปัตยกรรมกระแสหลักในปัจจุบัน ชุดคำสั่งสามารถแบ่งออกเป็นสองส่วน: ชุดคำสั่งที่ซับซ้อน และชุดคำสั่งแบบง่าย จากมุมมองของการใช้งานเฉพาะ เช่น MMX (Multi Media Extended) ของ Intel, SSE, SSE2 (มัลติคำสั่งสตรีมมิ่ง-เดี่ยว) data -Extensions 2), SEE3 และ 3DNow! ของ AMD ล้วนเป็นชุดคำสั่งเพิ่มเติมของ CPU ซึ่งปรับปรุงความสามารถในการประมวลผลมัลติมีเดีย กราฟิก และอินเทอร์เน็ตของ CPU ตามลำดับ
โดยปกติเราเรียกชุดคำสั่งเพิ่มเติมของ CPU ว่า "ชุดคำสั่ง CPU" ชุดคำสั่ง SSE3 ยังเป็นชุดคำสั่งที่เล็กที่สุดในปัจจุบัน ก่อนหน้านี้ MMX มี 57 คำสั่ง SSE มี 50 คำสั่ง SSE2 มี 144 คำสั่ง และ SSE3 มี 13 คำสั่ง ปัจจุบัน SSE3 ยังเป็นชุดคำสั่งที่ทันสมัยที่สุดอีกด้วย โปรเซสเซอร์ Intel Prescott รองรับชุดคำสั่ง SSE3 แล้ว AMD จะเพิ่มการรองรับชุดคำสั่ง SSE3 ให้กับโปรเซสเซอร์ Dual-Core ในอนาคตด้วย
8. แรงดันไฟฟ้าการทำงานของแกน CPU และ I/O
เริ่มต้นจาก 586CPU แรงดันไฟฟ้าในการทำงานของ CPU แบ่งออกเป็นสองประเภท: แรงดันไฟฟ้าหลักและแรงดันไฟฟ้า I/O โดยปกติแล้วแรงดันไฟฟ้าหลักของ CPU จะน้อยกว่าหรือเท่ากับแรงดันไฟฟ้า I/O ขนาดของแรงดันไฟฟ้าหลักจะขึ้นอยู่กับกระบวนการผลิตของ CPU โดยทั่วไป ยิ่งกระบวนการผลิตมีขนาดเล็กลง แรงดันไฟฟ้าในการทำงานหลักก็จะยิ่งต่ำลง โดยทั่วไปแรงดันไฟฟ้า I/O จะอยู่ที่ 1.6~5V แรงดันไฟฟ้าต่ำสามารถแก้ปัญหาการใช้พลังงานมากเกินไปและการสร้างความร้อนมากเกินไป
9. กระบวนการผลิต
ไมครอนของกระบวนการผลิตหมายถึงระยะห่างระหว่างวงจรภายในไอซี แนวโน้มในกระบวนการผลิตมีความหนาแน่นสูงขึ้น การออกแบบวงจรไอซีที่มีความหนาแน่นสูงกว่าหมายความว่าไอซีที่มีขนาดเท่ากันสามารถมีการออกแบบวงจรที่มีความหนาแน่นสูงกว่าและมีฟังก์ชันที่ซับซ้อนมากขึ้นได้ ตอนนี้หลักคือ 180nm, 130nm และ 90nm ล่าสุดเจ้าหน้าที่ระบุว่ามีกระบวนการผลิตขนาด 65 นาโนเมตร
10. ชุดคำสั่ง
(1) ชุดคำสั่ง CISC
ชุดคำสั่ง CISC หรือที่รู้จักกันในชื่อชุดคำสั่งที่ซับซ้อน มีชื่อภาษาอังกฤษว่า CISC (ตัวย่อของคอมพิวเตอร์ชุดคำสั่งที่ซับซ้อน) ในไมโครโปรเซสเซอร์ CISC แต่ละคำสั่งของโปรแกรมจะดำเนินการตามลำดับ และการดำเนินการในแต่ละคำสั่งก็จะดำเนินการตามลำดับเช่นกัน ข้อดีของการดำเนินการตามลำดับคือการควบคุมที่ง่าย แต่อัตราการใช้งานของส่วนต่างๆ ของคอมพิวเตอร์ไม่สูงและความเร็วในการดำเนินการช้า อันที่จริงมันคือซีพียูซีรีส์ x86 (นั่นคือสถาปัตยกรรม IA-32) ที่ผลิตโดย Intel และซีพียูที่เข้ากันได้เช่น AMD และ VIA แม้แต่ X86-64 ใหม่ (หรือที่เรียกว่า AMD64) ก็ยังอยู่ในหมวดหมู่ของ CISC
หากต้องการทราบว่าชุดคำสั่งคืออะไร เราต้องเริ่มต้นด้วย CPU สถาปัตยกรรม X86 ในปัจจุบัน ชุดคำสั่ง X86 ได้รับการพัฒนาเป็นพิเศษโดย Intel สำหรับ CPU 16 บิตตัวแรก (i8086) CPU ในพีซีเครื่องแรกของโลก — i8088 (เวอร์ชันประยุกต์ของ i8086) ที่ IBM เปิดตัวในปี 1981 ก็ใช้คำสั่ง X86 ในเวลาเดียวกัน คอมพิวเตอร์ มีการเพิ่มชิป X87 เพื่อปรับปรุงความสามารถในการประมวลผลข้อมูลจุดลอยตัว จากนี้ไป ชุดคำสั่ง X86 และชุดคำสั่ง X87 จะถูกเรียกรวมกันว่าชุดคำสั่ง X86
แม้ว่าจะมีการพัฒนาเทคโนโลยี CPU อย่างต่อเนื่อง แต่ Intel ก็ได้พัฒนา i80386, i80486 รุ่นใหม่อย่างต่อเนื่อง จนถึง PII Xeon, PIII Xeon, Pentium 3 ที่ผ่านมา และในที่สุดก็เป็นซีรีส์ Pentium 4 ในปัจจุบัน Xeon (ไม่รวม Xeon Nocona) แต่เพื่อที่จะ ตรวจสอบให้แน่ใจว่าคอมพิวเตอร์สามารถเรียกใช้แอปพลิเคชันต่างๆ ที่พัฒนาขึ้นในอดีตต่อไปได้ เพื่อปกป้องและสืบทอดทรัพยากรซอฟต์แวร์อันอุดมสมบูรณ์ CPU ทั้งหมดที่ผลิตโดย Intel ยังคงใช้ชุดคำสั่ง X86 ต่อไป ดังนั้น CPU ยังคงเป็นของซีรีส์ X86 เนื่องจากซีรีส์ Intel X86 และ CPU ที่รองรับ (เช่น AMD Athlon MP) ทั้งหมดใช้ชุดคำสั่ง X86 กลุ่มผลิตภัณฑ์ซีรีส์ X86 และ CPU ที่รองรับจำนวนมากในปัจจุบันจึงถูกสร้างขึ้น ปัจจุบัน x86CPU ประกอบด้วย CPU เซิร์ฟเวอร์ Intel และ CPU เซิร์ฟเวอร์ AMD เป็นหลัก
(2) ชุดคำสั่ง RISC
RISC เป็นตัวย่อของ "Reduced Instruction Set Computing" ในภาษาอังกฤษ ซึ่งแปลว่า "ชุดคำสั่งที่ลดลง" ในภาษาจีน ได้รับการพัฒนาบนพื้นฐานของระบบคำสั่ง CISC มีคนทดสอบเครื่อง CISC และแสดงให้เห็นว่าความถี่ของการใช้คำสั่งต่างๆ ค่อนข้างแตกต่างกัน คำสั่งที่ใช้บ่อยที่สุดคือคำสั่งที่ค่อนข้างง่ายซึ่งคิดเป็นเพียง 20% ของคำสั่งเท่านั้น จำนวนคำสั่งทั้งหมด แต่ความถี่ของการเกิดในโปรแกรมคิดเป็น 80% ระบบคำสั่งที่ซับซ้อนย่อมเพิ่มความซับซ้อนของไมโครโปรเซสเซอร์อย่างหลีกเลี่ยงไม่ได้ ทำให้การพัฒนาโปรเซสเซอร์ใช้เวลานานและมีค่าใช้จ่ายสูง และคำสั่งที่ซับซ้อนจำเป็นต้องมีการดำเนินการที่ซับซ้อน ซึ่งจะทำให้ความเร็วของคอมพิวเตอร์ลดลงอย่างหลีกเลี่ยงไม่ได้ ด้วยเหตุผลข้างต้น CPU RISC จึงถือกำเนิดขึ้นในช่วงทศวรรษ 1980 เมื่อเปรียบเทียบกับ CPU CISC แล้ว CPU RISC ไม่เพียงแต่ปรับปรุงระบบคำสั่งเท่านั้น แต่ยังนำสิ่งที่เรียกว่า "โครงสร้าง superscalar และ super-pipeline" มาใช้ ซึ่งเพิ่มความสามารถในการประมวลผลแบบขนานอย่างมาก
ชุดคำสั่ง RISC คือทิศทางการพัฒนาซีพียูประสิทธิภาพสูง ตรงกันข้ามกับ CISC แบบดั้งเดิม (ชุดคำสั่งที่ซับซ้อน) ในการเปรียบเทียบ RISC มีรูปแบบคำสั่งแบบรวม ประเภทน้อยกว่า และวิธีการกำหนดแอดเดรสน้อยกว่าชุดคำสั่งที่ซับซ้อน แน่นอนว่าความเร็วในการประมวลผลได้รับการปรับปรุงอย่างมาก ปัจจุบัน CPU ที่มีระบบคำสั่งนี้มักใช้ในเซิร์ฟเวอร์ระดับกลางถึงระดับสูง โดยเฉพาะเซิร์ฟเวอร์ระดับสูงล้วนใช้ CPU ที่มีระบบคำสั่ง RISC ระบบคำสั่ง RISC เหมาะกับ UNIX ซึ่งเป็นระบบปฏิบัติการของเซิร์ฟเวอร์ระดับไฮเอนด์มากกว่า ในปัจจุบัน Linux ก็เป็นระบบปฏิบัติการที่คล้ายกับ UNIX เช่นกัน CPU ประเภท RISC เข้ากันไม่ได้กับ CPU ของ Intel และ AMD ในซอฟต์แวร์และฮาร์ดแวร์
ปัจจุบัน CPU ที่ใช้คำสั่ง RISC ในเซิร์ฟเวอร์ระดับกลางถึงระดับสูงส่วนใหญ่จะประกอบด้วยประเภทต่อไปนี้: โปรเซสเซอร์ PowerPC, โปรเซสเซอร์ SPARC, โปรเซสเซอร์ PA-RISC, โปรเซสเซอร์ MIPS และโปรเซสเซอร์ Alpha
(3)ไอเอ-64
มีการถกเถียงกันมากมายว่า EPIC (คอมพิวเตอร์คำสั่งแบบขนานอย่างชัดเจน) เป็นผู้สืบทอดต่อจากระบบ RISC และ CISC หรือไม่ การใช้ระบบ EPIC เพียงอย่างเดียว ถือเป็นก้าวสำคัญสำหรับโปรเซสเซอร์ของ Intel ในการก้าวไปสู่ระบบ RISC ตามทฤษฎีแล้ว CPU ที่ออกแบบโดยระบบ EPIC สามารถจัดการกับแอพพลิเคชั่นซอฟต์แวร์ Windows ได้ดีกว่าแอพพลิเคชั่นซอฟต์แวร์ที่ใช้ Unix ภายใต้การกำหนดค่าโฮสต์เดียวกัน
CPU เซิร์ฟเวอร์ของ Intel ที่ใช้เทคโนโลยี EPIC คือ Itanium (ชื่อรหัสการพัฒนา: Merced) เป็นโปรเซสเซอร์ 64 บิตและเป็นตัวแรกในซีรี่ส์ IA-64 Microsoft ยังได้พัฒนาระบบปฏิบัติการชื่อรหัส Win64 และรองรับในซอฟต์แวร์ หลังจาก Intel นำชุดมาใช้ดังนั้นสถาปัตยกรรม IA-64 ที่ใช้ชุดคำสั่งมหากาพย์จึงเกิดขึ้น IA-64 เป็นการปรับปรุงครั้งใหญ่มากกว่า x86 ในหลาย ๆ ด้าน มันผ่านข้อ จำกัด มากมายของสถาปัตยกรรม IA32 แบบดั้งเดิมและบรรลุการปรับปรุงการพัฒนาความสามารถในการประมวลผลข้อมูลเสถียรภาพของระบบความปลอดภัยการใช้งานและความมีเหตุผลอย่างมาก
ข้อบกพร่องที่ใหญ่ที่สุดของไมโครโปรเซสเซอร์ IA-64 คือการขาดความเข้ากันได้กับ x86 -to-IA-64 ตัวถอดรหัสซึ่งสามารถแปลคำแนะนำ x86 เป็นคำแนะนำ IA-64 ตัวถอดรหัสนี้ไม่ใช่ตัวถอดรหัสที่มีประสิทธิภาพมากที่สุดและเป็นวิธีที่ดีที่สุดในการเรียกใช้รหัส x86 (วิธีที่ดีที่สุดคือเรียกใช้รหัส x86 โดยตรงบนโปรเซสเซอร์ x86) ดังนั้นประสิทธิภาพของ Itanium และ Itanium2 เมื่อใช้แอปพลิเคชัน X86 แย่มาก สิ่งนี้ได้กลายเป็นเหตุผลพื้นฐานสำหรับการเกิดขึ้นของ x86-64
(4) x86-64 (AMD64 / EM64T)
ออกแบบโดย AMD สามารถจัดการการดำเนินงานจำนวนเต็ม 64 บิตในเวลาเดียวกันและเข้ากันได้กับสถาปัตยกรรม x86-32 รองรับการกำหนดที่อยู่ตรรกะ 64 บิตและให้ตัวเลือกในการแปลงเป็นที่อยู่ 32 บิต รองรับการลงทะเบียนวัตถุประสงค์ทั่วไปหากเป็นการดำเนินการ 32 บิตจำเป็นต้องขยายผลลัพธ์ไปยัง 64 บิตที่สมบูรณ์ ด้วยวิธีนี้มีความแตกต่างระหว่าง "การดำเนินการโดยตรง" และ "การดำเนินการแปลง" ในคำสั่ง
การสร้าง X86-64 (เรียกอีกอย่างว่า AMD64) ไม่ได้ไม่มีเหตุผล AMD พิจารณาความต้องการของลูกค้าอย่างเต็มที่และเพิ่มฟังก์ชั่นของชุดคำสั่ง x86 เพื่อให้ชุดคำสั่งนี้สามารถรองรับโหมดการคำนวณ 64 บิตในเวลาเดียวกัน ในทางเทคนิคเพื่อดำเนินการ 64 บิตในสถาปัตยกรรม x86-64 AMD ได้เปิดตัวการลงทะเบียน R8-R15 อเนกประสงค์ใหม่เพื่อเป็นการขยายตัวของการใช้งานดั้งเดิมเหล่านี้ การลงทะเบียนดั้งเดิมเช่น EAX และ EBX ได้รับการขยายจาก 32 บิตเป็น 64 บิต มีการเพิ่มการลงทะเบียนใหม่แปดรายการลงในหน่วย SSE เพื่อให้การสนับสนุนสำหรับ SSE2 การเพิ่มขึ้นของจำนวนการลงทะเบียนจะนำไปสู่การปรับปรุงประสิทธิภาพ ในเวลาเดียวกันเพื่อรองรับทั้งรหัส 32- และ 64 บิตและการลงทะเบียนสถาปัตยกรรม x86-64 ช่วยให้โปรเซสเซอร์สามารถทำงานในสองโหมดต่อไปนี้: โหมดยาว (โหมดยาว) และโหมดดั้งเดิม (โหมดพันธุกรรม) โหมดยาวแบ่งออกเป็นสองโหมดย่อย: โหมด (โหมด 64 บิตและโหมดความเข้ากันได้) มาตรฐานได้รับการแนะนำในโปรเซสเซอร์ Opteron Server ของ AMD
ในปีนี้เทคโนโลยี EM64T ที่สนับสนุน 64 บิตก็เปิดตัว EM64T ของ Intel รองรับโหมดย่อย 64 บิตซึ่งคล้ายกับเทคโนโลยี X86-64 ของ AMD ใช้การกำหนดที่อยู่ระนาบเชิงเส้น 64 บิตเพิ่ม 8 การลงทะเบียนอเนกประสงค์ทั่วไป (GPRS) และเพิ่ม 8 ลงทะเบียนเพื่อสนับสนุนคำแนะนำ SSE เช่นเดียวกับ AMD เทคโนโลยี 64 บิตของ Intel จะเข้ากันได้กับ IA32 และ IA32E เท่านั้น IA32E จะประกอบด้วยโหมดย่อย 2 โหมด: โหมดย่อย 64 บิตและโหมดย่อย 32 บิตซึ่งเข้ากันได้กับ AMD64 EM64T ของ Intel จะเข้ากันได้อย่างเต็มที่กับเทคโนโลยี X86-64 ของ AMD ตอนนี้โปรเซสเซอร์ Nocona ได้เพิ่มเทคโนโลยี 64 บิตและโปรเซสเซอร์ Pentium 4E ของ Intel ยังรองรับเทคโนโลยี 64 บิต
ควรกล่าวว่าทั้งสองเป็นสถาปัตยกรรมไมโครโปรเซสเซอร์ 64 บิตที่เข้ากันได้กับชุดคำสั่ง x86 แต่ยังมีความแตกต่างบางอย่างระหว่าง EM64T และ AMD64
11. Superpipeline และ Superscalar
ก่อนที่จะอธิบาย superpipeline และ superscalar ก่อนอื่นมาทำความเข้าใจกับท่อ ท่อถูกใช้ครั้งแรกโดย Intel ในชิป 486 สายการประกอบทำงานเหมือนสายการประกอบในการผลิตอุตสาหกรรม ใน CPU ไปป์ไลน์การประมวลผลคำสั่งประกอบด้วยหน่วยวงจร 5-6 ที่มีฟังก์ชั่นที่แตกต่างกันและจากนั้นคำสั่ง x86 จะแบ่งออกเป็น 5-6 ขั้นตอนจากนั้นดำเนินการโดยหน่วยวงจรเหล่านี้ตามลำดับเพื่อให้คำสั่งหนึ่งสามารถเสร็จสิ้นได้ในหนึ่งเดียว วงจรนาฬิกา CPU ท่อส่งน้ำจำนวนเต็มแต่ละอันของ Pentium คลาสสิกแบ่งออกเป็นสี่ระดับของไปป์ไลน์คือคำสั่งการดึงข้อมูลล่วงหน้าการถอดรหัสการดำเนินการและการเขียนผลลัพธ์กลับ
Superscalar ใช้ท่อในตัวในตัวเพื่อดำเนินการโปรเซสเซอร์หลายตัวในเวลาเดียวกัน Super Pipeline คือการดำเนินการอย่างน้อยหนึ่งครั้งในวงจรเครื่องเดียวโดยการปรับแต่งท่อและเพิ่มความถี่หลัก ตัวอย่างเช่นไปป์ไลน์ของ Pentium 4 นั้นยาวถึง 20 ขั้นตอน ยิ่งขั้นตอน (ขั้นตอน) ของไปป์ไลน์ได้รับการออกแบบนานเท่าไหร่ก็ยิ่งสามารถทำคำสั่งได้เร็วขึ้นดังนั้นจึงสามารถปรับให้เข้ากับซีพียูด้วยความถี่ในการทำงานที่สูงขึ้น อย่างไรก็ตามไปป์ไลน์ที่มีความยาวมากเกินไปยังนำผลข้างเคียงบางอย่างมาใช้ 1.4G ขึ้นไป
12. แบบฟอร์มแพ็คเกจ
บรรจุภัณฑ์ CPU เป็นมาตรการป้องกันที่ใช้วัสดุเฉพาะเพื่อทำให้ชิป CPU หรือโมดูล CPU แข็งตัวเพื่อป้องกันความเสียหาย วิธีการบรรจุภัณฑ์ของ CPU ขึ้นอยู่กับรูปแบบการติดตั้ง CPU และการออกแบบการรวมอุปกรณ์ การใช้ SEC (กล่องแยกเดี่ยว) รูปแบบของบรรจุภัณฑ์ นอกจากนี้ยังมีเทคโนโลยีบรรจุภัณฑ์เช่น PLGA (Plastic Land Grid Array) และ Olga (อาร์เรย์กริดอเรย์อินทรีย์) เนื่องจากการแข่งขันในตลาดที่รุนแรงขึ้นเรื่อย ๆ ทิศทางการพัฒนาในปัจจุบันของเทคโนโลยีบรรจุภัณฑ์ CPU ส่วนใหญ่เป็นการประหยัดต้นทุน