ACCL
1.0.0
ACCL 是 Vitis 内核和相关的 XRT 驱动程序,它们共同为 Xilinx FPGA 提供类似 MPI 的集合。 ACCL 旨在使驻留在 FPGA 结构中的计算内核能够在主机监督下直接通信,但无需在 FPGA 和主机之间移动数据。相反,ACCL 使用与 Vitis 兼容的 TCP 和 UDP 堆栈直接通过以太网以高达 100 Gbps 的速度连接 Alveo 卡上的 FPGA。
ACCL 目前支持 Send/Recv 和以下集合:
请参阅 INSTALL.md 了解如何构建支持 ACCL 的设计并通过 C++ 与它们交互。要从 Python 使用 ACCL,请参阅 PyACCL。
如果您使用我们的作品或想在自己的作品中引用它,请使用以下引用:
@INPROCEEDINGS{9651265,
author={He, Zhenhao and Parravicini, Daniele and Petrica, Lucian and O’Brien, Kenneth and Alonso, Gustavo and Blott, Michaela},
booktitle={2021 IEEE/ACM International Workshop on Heterogeneous High-performance Reconfigurable Computing (H2RC)},
title={ACCL: FPGA-Accelerated Collectives over 100 Gbps TCP-IP},
year={2021},
pages={33-43},
doi={10.1109/H2RC54759.2021.00009}}