ACCL
1.0.0
ACCL 是 Vitis 核心和相關的 XRT 驅動程序,它們共同為 Xilinx FPGA 提供類似 MPI 的集合。 ACCL 旨在使駐留在 FPGA 結構中的計算內核能夠在主機監督下直接通信,但無需在 FPGA 和主機之間移動資料。相反,ACCL 使用與 Vitis 相容的 TCP 和 UDP 堆疊直接透過乙太網路以高達 100 Gbps 的速度連接 Alveo 卡上的 FPGA。
ACCL 目前支援 Send/Recv 和以下集合:
請參閱 INSTALL.md 以了解如何建立支援 ACCL 的設計並透過 C++ 與它們互動。若要從 Python 使用 ACCL,請參閱 PyACCL。
如果您使用我們的作品或想在自己的作品中引用它,請使用以下引用:
@INPROCEEDINGS{9651265,
author={He, Zhenhao and Parravicini, Daniele and Petrica, Lucian and O’Brien, Kenneth and Alonso, Gustavo and Blott, Michaela},
booktitle={2021 IEEE/ACM International Workshop on Heterogeneous High-performance Reconfigurable Computing (H2RC)},
title={ACCL: FPGA-Accelerated Collectives over 100 Gbps TCP-IP},
year={2021},
pages={33-43},
doi={10.1109/H2RC54759.2021.00009}}