low latency ethernet

適用於 Nasdaq HFT FPGA 的低延遲 verilog 以太網

用於 HFT FPGA 專案的低延遲乙太網路介面的 RTL 實作。

為了幫助實現更低的延遲，我們的用例並非嚴格必需的所有功能都將被刪除。外部使用者應假設該項目可重複用於不同的用例，或它符合 802.3。

物理層

10GBASE-R 和 4 頻道 40GBASE-R 的 IP，請參閱子模組。

蘋果

特徵 ：

• 支援VLAN標記，不支援雙VLAN標記

假設：

• 僅全雙工接口

UDP協定

接收資料流

特徵 ：

• IPv4，不支援分片

• 支持選項，丟棄那裡的數據

• 僅支援UDP，忽略所有其他資料包類型

假設：

• 包含 MoldUDP64 資料封包的 UDP 封包永遠不會被分片

tx重送請求

特徵 ：

• IPv4

• 所有資料都會被打包成一個UDP資料包

• 所有資料包都將發送至同一目的地

• UDP資料提供者不會受到反壓

假設：

• UDP數據提供者可能會傳輸帶有氣泡的數據，將提供有效訊號

傳輸控制協定

單套接字TCP模組的 RTL 實作。

特徵 ：

• IPv4

假設：

• ITCH伺服器位於單一指定位址

• 一次只有 1 個連線處於活動狀態

共同特徵和假設

所有乙太網路介面共享的特性和假設。

特徵 ：

• IP是靜態定義的

• 網關MAC是靜態定義的

假設：

• 遠端伺服器位址永遠不會改變

• 我發送確認的速度比接收新資料包的速度快

• 無資料包分段

路線圖

正在開發中：

• PCS 10G 16b 寬資料路徑

• PCS 40G 256b 寬資料路徑

• MAC 10G 16b/32b/64b 寬資料路徑

• IPv4 16b

• IPv4 64b

• UDP 16b

• UDP協定

• TCP 16b