หน้าแรก>การเขียนโปรแกรมที่เกี่ยวข้อง>ซอร์สโค้ดอื่น ๆ
ดาวน์โหลด

ACCL: ห้องสมุดการสื่อสารแบบรวม Alveo

ACCL คือเคอร์เนล Vitis และไดรเวอร์ XRT ที่เกี่ยวข้อง ซึ่งร่วมกันจัดเตรียมกลุ่มที่คล้ายกับ MPI สำหรับ Xilinx FPGA ACCL ได้รับการออกแบบมาเพื่อให้เคอร์เนลประมวลผลที่อยู่ใน FPGA Fabric สามารถสื่อสารได้โดยตรงภายใต้การดูแลของโฮสต์ แต่ไม่จำเป็นต้องมีการเคลื่อนย้ายข้อมูลระหว่าง FPGA และโฮสต์ ACCL จะใช้สแต็ก TCP และ UDP ที่เข้ากันได้กับ Vitis เพื่อเชื่อมต่อ FPGA โดยตรงผ่านอีเธอร์เน็ตที่ความเร็วสูงสุด 100 Gbps บนการ์ด Alveo

ปัจจุบัน ACCL รองรับการส่ง/รับและกลุ่มต่อไปนี้:

  • ออกอากาศ
  • กระจาย
  • รวมตัว
  • รวบรวมทั้งหมด
  • ลด
  • ลดทั้งหมด
  • ลดการกระจาย

การติดตั้ง

ดู INSTALL.md เพื่อเรียนรู้วิธีสร้างการออกแบบที่เปิดใช้งาน ACCL และโต้ตอบกับการออกแบบเหล่านั้นจาก C++ หากต้องการใช้ ACCL จาก Python โปรดดูที่ PyACCL

การอ้างอิง

หากคุณใช้งานของเราหรือต้องการอ้างอิงด้วยตนเอง โปรดใช้การอ้างอิงต่อไปนี้: 

 @INPROCEEDINGS{9651265,
  author={He, Zhenhao and Parravicini, Daniele and Petrica, Lucian and O’Brien, Kenneth and Alonso, Gustavo and Blott, Michaela},
  booktitle={2021 IEEE/ACM International Workshop on Heterogeneous High-performance Reconfigurable Computing (H2RC)},
  title={ACCL: FPGA-Accelerated Collectives over 100 Gbps TCP-IP},
  year={2021},
  pages={33-43},
  doi={10.1109/H2RC54759.2021.00009}}
ขยาย
ข้อมูลเพิ่มเติม
แอปที่เกี่ยวข้อง
แนะนำสำหรับคุณ
ข้อมูลที่เกี่ยวข้อง ทั้งหมด