snitch

เลิกใช้แล้ว

พื้นที่เก็บข้อมูลนี้เลิกใช้แล้ว อย่างไรก็ตาม การพัฒนาโปรเจ็กต์ที่เกี่ยวข้องกับ Snitch ยังคงดำเนินต่อไปในพื้นที่เก็บข้อมูลเฉพาะใหม่ต่อไปนี้:

• คลัสเตอร์ Snitch: https://github.com/pulp-platform/snitch_cluster

• Occamy: https://github.com/pulp-platform/occamy

• แบนชี: https://github.com/pulp-platform/banshee

ระบบสนิช

พื้นที่เก็บข้อมูลขนาดใหญ่นี้โฮสต์ซอฟต์แวร์และฮาร์ดแวร์สำหรับเครื่องกำเนิด Snitch และระบบที่สร้างขึ้น

เริ่มต้นใช้งาน

ในการเริ่มต้น โปรดดูคู่มือการเริ่มต้นใช้งาน

เนื้อหา

คุณคาดหวังที่จะพบอะไรในพื้นที่เก็บข้อมูลนี้

• แกนจำนวนเต็ม Snitch สิ่งนี้สามารถเป็นประโยชน์แบบสแตนด์อโลนได้ หากคุณเพียงสนใจที่จะนำแกนหลักกลับมาใช้ใหม่สำหรับโปรเจ็กต์ของคุณ เช่น เป็นแกนควบคุมขนาดเล็ก หรือคุณต้องการสร้างอุปกรณ์ต่อพ่วงที่ชาญฉลาด ท้องฟ้าคือขีดจำกัด

• กลุ่มลูกสนิช คลัสเตอร์ที่กำหนดค่าได้สูงซึ่งประกอบด้วยคอร์จำนวนเต็มตั้งแต่หนึ่งคอร์พร้อมความสามารถจุดลอยตัวเสริม รวมถึงส่วนขยาย ISA แบบกำหนดเองของเรา Xssr , Xfrep และ Xdma

• ระบบอื่นๆ ที่ใช้องค์ประกอบการคำนวณของ Snitch ขณะนี้เรายังไม่มีโอเพ่นซอร์ส แต่ต้องแน่ใจว่าสิ่งนี้จะมีการเปลี่ยนแปลง

ข้อกำหนดของเครื่องมือ

• verilator = v4.100

• bender >= v0.21.0

ใบอนุญาต

Snitch ได้รับการเผยแพร่ภายใต้ใบอนุญาตโอเพ่นซอร์สที่ได้รับอนุญาต

ไฟล์ต่อไปนี้เผยแพร่ภายใต้ Apache License 2.0 ( Apache-2.0 ) ดู LICENSE :

• sw/

• util/

ไฟล์ต่อไปนี้เผยแพร่ภายใต้ Solderpad v0.51 ( SHL-0.51 ) ดู hw/LICENSE :

• hw/

ไดเร็กทอรี sw/vendor มีแหล่งข้อมูลบุคคลที่สามที่มาพร้อมกับใบอนุญาตของตนเอง ดูโฟลเดอร์ที่เกี่ยวข้องสำหรับใบอนุญาตที่ใช้

• sw/vendor/

สิ่งตีพิมพ์

หากคุณใช้ Snitch ในงานของคุณ คุณสามารถอ้างอิงเราได้:

Snitch: โปรเซสเซอร์ Pseudo Dual-Issue ขนาดเล็กสำหรับการดำเนินการในพื้นที่และพลังงานอย่างมีประสิทธิภาพของปริมาณงานที่มีจุดลอยตัวจำนวนมาก

@article{zaruba2020snitch,
  title={Snitch: A tiny Pseudo Dual-Issue Processor for Area and Energy Efficient Execution of Floating-Point Intensive Workloads},
  author={Zaruba, Florian and Schuiki, Fabian and Hoefler, Torsten and Benini, Luca},
  journal={IEEE Transactions on Computers},
  year={2020},
  publisher={IEEE}
}

สตรีมการลงทะเบียนความหมาย: ส่วนขยาย isa risc-v แบบน้ำหนักเบาที่ให้การใช้งานการประมวลผลเต็มรูปแบบในแกนประมวลผลปัญหาเดียว

@article{schuiki2020stream,
  title={Stream semantic registers: A lightweight risc-v isa extension achieving full compute utilization in single-issue cores},
  author={Schuiki, Fabian and Zaruba, Florian and Hoefler, Torsten and Benini, Luca},
  journal={IEEE Transactions on Computers},
  volume={70},
  number={2},
  pages={212--227},
  year={2020},
  publisher={IEEE}
}

---

งานอื่นๆ ที่สามารถพบได้ในหรือมีส่วนร่วมในพื้นที่เก็บข้อมูลนี้:

Banshee: เครื่องมือแปลไบนารี RISC-V ที่ใช้ LLVM ที่รวดเร็ว

@INPROCEEDINGS{9643546,
  author={Riedel, Samuel and Schuiki, Fabian and Scheffler, Paul and Zaruba, Florian and Benini, Luca},
  booktitle={2021 IEEE/ACM International Conference On Computer Aided Design (ICCAD)}, 
  title={Banshee: A Fast LLVM-Based RISC-V Binary Translator}, 
  year={2021},
  volume={},
  number={},
  pages={1-9},
  doi={10.1109/ICCAD51958.2021.9643546}
}

Manticore: สถาปัตยกรรมชิปเล็ต RISC-V 4096-Core สำหรับการคำนวณจุดลอยตัวที่มีประสิทธิภาพเป็นพิเศษ

@ARTICLE{9296802,
  author={Zaruba, Florian and Schuiki, Fabian and Benini, Luca},
  journal={IEEE Micro}, 
  title={Manticore: A 4096-Core RISC-V Chiplet Architecture for Ultraefficient Floating-Point Computing}, 
  year={2021},
  volume={41},
  number={2},
  pages={36-42},
  doi={10.1109/MM.2020.3045564}
}

สถาปัตยกรรมการลงทะเบียนความหมายสตรีมทางอ้อมสำหรับพีชคณิตเชิงเส้นหนาแน่นกระจัดกระจายที่มีประสิทธิภาพ

@INPROCEEDINGS{9474230,
  author={Scheffler, Paul and Zaruba, Florian and Schuiki, Fabian and Hoefler, Torsten and Benini, Luca},
  booktitle={2021 Design, Automation & Test in Europe Conference & Exhibition (DATE)}, 
  title={Indirection Stream Semantic Register Architecture for Efficient Sparse-Dense Linear Algebra}, 
  year={2021},
  volume={},
  number={},
  pages={1787-1792},
  doi={10.23919/DATE51398.2021.9474230}
}