pyfpga

pyfpga

PYFPGA เป็นคลาส Python สำหรับ การพัฒนา FPGA ที่ไม่ขึ้นกับผู้ขาย อนุญาตให้ใช้ ไฟล์โครงการเดียว และดำเนิน การ สังเคราะห์ การใช้งาน การสร้าง บิตสตรีม และ/หรือ การถ่ายโอน ไปยังบอร์ดที่รองรับ

• เวิร์กโฟลว์เป็นศูนย์คำสั่ง
• เป็นมิตรกับ ระบบควบคุมเวอร์ชัน และ การรวมอย่างต่อเนื่อง (CI)
• อนุญาตให้ทำซ้ำและทำซ้ำได้
• ใช้ทรัพยากรระบบน้อยกว่าเวิร์กโฟลว์ที่ใช้ GUI

สร้างเครื่องมือ FPGA ที่กำหนดเองของคุณโดยใช้เวิร์กโฟลว์ที่เหมาะกับความต้องการของคุณ!

คำเตือน: (2022-05-15) PYFPGA อยู่ในขั้นตอนของการเขียนใหม่/ง่ายขึ้นอย่างมาก การเปลี่ยนแปลงส่วนใหญ่เป็นภายใน แต่ API (คลาส Project ) จะเปลี่ยนไป

การใช้งาน

ตัวอย่างน้อยที่สุดของวิธีการใช้ PYFPGA:

 from fpga import Project

# Specify the backend tool and an optional project name
prj = Project ( 'vivado' , 'example' )

# Set the device/part
prj . set_part ( 'xc7z010-1-clg400' )

# Add HDL sources to the project
prj . add_files ( 'location1/*.v' )
prj . add_files ( 'location2/top.v' )

# Optionally add constraint files to the project
prj . add_files ( 'location3/example.xdc' )

# Set the top-level unit name
prj . set_top ( 'Top' )

# Generate the bitstream running the tool
prj . generate ()

ตอนนี้คุณสามารถอ่านเอกสารหรือค้นหาตัวอย่างเพิ่มเติมในตัวอย่างย่อย

API ที่ดำเนินการโดย Project class ให้:

• ตัวสร้างที่ต้องระบุเครื่องมือและสามารถระบุชื่อโครงการเสริมได้
• วิธีการตั้งค่าส่วนอุปกรณ์เป้าหมายเพื่อเพิ่ม HDL หลายไฟล์ข้อ จำกัด และไฟล์ TCL ไปยังโครงการ (ในกรณีของ VHDL สามารถระบุชื่อแพ็คเกจเสริม) และระบุระดับบนสุด
• วิธีการระบุไดเรกทอรีเอาต์พุตที่แตกต่างกันหรือรับการกำหนดค่าโครงการบางอย่าง
• วิธีการสร้างบิตสตรีมและถ่ายโอนไปยังอุปกรณ์ (เรียกใช้เครื่องมือ EDA ที่เลือก)
• ความสามารถในการระบุกลยุทธ์การเพิ่มประสิทธิภาพ (พื้นที่พลังงานหรือความเร็ว) เมื่อสร้างบิตสตรีม
• วิธีการเพิ่ม Verilog รวมไดเรกทอรีไฟล์
• วิธีการระบุค่าทั่วไป/พารามิเตอร์
• วิธีการเพิ่มคำสั่ง TCL ในส่วนต่าง ๆ ของโฟลว์ (วิธีแก้ปัญหาสำหรับคุณสมบัติที่ยังไม่ได้ใช้งาน)
• ความสามารถในการเข้าสู่ระบบเสริมซึ่งรวมถึงการแสดงผลเวลาดำเนินการเครื่องมือ

สนับสนุน

PYFPGA เป็นแพ็คเกจ Python 3 ซึ่งพัฒนาขึ้นบน Debian GNU/Linux มันควรทำงานบนระบบปฏิบัติการที่เข้ากันได้กับ POSIX อื่น ๆ และอาจอยู่ในระบบปฏิบัติการที่แตกต่างกัน หากคุณประสบความสำเร็จอย่างใดอย่างหนึ่งของความล้มเหลวในระบบที่ไม่ใช่ Posix โปรดแจ้งให้เราทราบผ่านทางติดตามปัญหา

• กระแสการพัฒนาทั้งหมด (จากการอ่าน HDL และแหล่งที่มาของข้อ จำกัด ไปจนถึงการผลิตบิตสตรีม) สามารถทำได้ด้วย ISE (Xilinx), Vivado (Xilinx), Quarts Prime (Intel/Altera), Libero-Soc (Microsemi) และ/หรือ เครื่องมือแหล่งที่มา
• GDHL ( --synth ) อนุญาตให้แปลงแหล่งข้อมูล VHDL เป็น Netlist VHDL 1993
• Yosys อนุญาตให้สังเคราะห์ Verilog และ VHDL (ใช้ ghdl-yosys-plugin ) และรองรับรูปแบบเอาต์พุตหลายรูปแบบ: JSON, Verilog, EDIF ฯลฯ
  • NextPNR สามารถใช้สำหรับการใช้งาน JSON NetLists
  • นอกจากนี้ ISE และ Vivado ยังได้รับการสนับสนุนสำหรับการใช้งานของ Verilog Netlists
• การถ่ายโอนบิตสตรีมและอุปกรณ์การเขียนโปรแกรม:
  • ISE (IMPACT) สามารถใช้สำหรับการเขียนโปรแกรม FPGA และ/หรือความทรงจำ (BPI และ SPI) ผ่าน JTAG
  • Vivado, Quartus และ Iceprog (Icestorm สำหรับอุปกรณ์ ICE40) สามารถใช้ในการเขียนโปรแกรม FPGAs
  • การเขียนโปรแกรมด้วยอุปกรณ์ Libero-SOC และการเขียนโปรแกรม ECP5 (PRJTRELLIS, OpenOCD) ยังไม่ได้รับการสนับสนุน

หมายเหตุ:

• เครื่องมือโอเพนซอร์ซได้รับการสนับสนุนภาพคอนเทนเนอร์รางจากโครงการ GHDL/Docker ดังนั้น Docker หรือ Podman ต้องติดตั้ง เวิร์กโฟลว์เดียวกันสามารถใช้ในบริการ CI
• ISE, Libero-Soc, Quartus Prime และ Vivado ต้องพร้อมที่จะดำเนินการจากเทอร์มินัล (ติดตั้งและกำหนดค่าไว้อย่างดี)

การติดตั้ง

PYFPGA ต้องการ Python >=3.6 สำหรับตอนนี้มันมีให้เฉพาะเป็นพื้นที่เก็บข้อมูล GIT ที่โฮสต์บน GitHub สามารถติดตั้งด้วย PIP:

 pip install 'git+https://github.com/PyFPGA/pyfpga#egg=pyfpga'

บน GNU/Linux การติดตั้งแพ็คเกจ PIP บนระบบต้องใช้ sudo หรือใช้ --local สำหรับการติดตั้ง pyfpga ในบ้านของคุณ

คุณสามารถรับสำเนาของที่เก็บผ่าน Git clone หรือดาวน์โหลด tarball/zipfile:

 git clone https://github.com/PyFPGA/pyfpga.git
cd pyfpga

จากนั้นใช้ PIP จากรูทของ repo:

 pip install -e .

ด้วย -e ( --editable ) แอปพลิเคชันของคุณถูกติดตั้งไว้ในแพคเกจไซต์ผ่าน Symlink ชนิดหนึ่ง ที่อนุญาตให้ดึงการเปลี่ยนแปลงผ่าน Git หรือเปลี่ยนสาขาโดยไม่จำเป็นต้องติดตั้งแพ็คเกจใหม่