tensil

Tarik

Aliran rantai alat tarik

Tutorial

Untuk instruksi menyeluruh yang mendalam, lihat tutorial kami.

• Pelajari cara menggabungkan Tensil dan TF-Lite untuk menjalankan YOLO di Ultra96
• Pelajari Tensil dengan ResNet dan PYNQ Z1
• Pelajari Tensil dengan ResNet dan Ultra96
• Pelajari cara membuat robot yang dikendalikan ucapan dengan Tensil dan Arty A7 - Bagian I
• Pelajari cara membuat robot yang dikendalikan ucapan dengan Tensil dan Arty A7 - Bagian II
• Mendapatkan Tensil untuk menjalankan ResNet pada 300 FPS di ZCU104

Dokumentasi

Untuk dokumentasi referensi, lihat situs web kami.

Pengaturan

1. Tarik dan jalankan wadah buruh pelabuhan Tensil (lihat di bawah);
2. Unduh dan instal Xilinx Vitis atau Vivado;
3. Unduh dan instal Xilinx PYNQ untuk platform pengembangan FPGA Anda;
4. Salin drivers/tcu_pynq ke /home/xilinx/tcu_pynq pada platform pengembangan FPGA Anda.

Tarik dan jalankan wadah buruh pelabuhan

 docker pull tensilai/tensil
docker run -u $(id -u ${USER}):$(id -g ${USER}) -v $(pwd):/work -w /work -it tensilai/tensil bash

Kompilasi model AI/ML

Kompilasi model AI/ML (ResNet20 v2 CIFAR) untuk arsitektur TCU tertentu dan platform pengembangan FPGA, PYNQ Z1 dalam contoh ini.

Dari ONNX

 tensil compile -a /demo/arch/pynqz1.tarch -m /demo/models/resnet20v2_cifar.onnx -o "Identity:0" -s true

Dari grafik TensorFlow yang dibekukan

 tensil compile -a /demo/arch/pynqz1.tarch -m /demo/models/resnet20v2_cifar.pb -o "Identity" -s true

Kerangka kerja ML lainnya didukung dengan mengonversi ke ONNX

• TensorFlow dan Tflite
• Pytorch
• Lainnya

Jalankan emulator Tensil yang sedikit akurat

 tensil emulate -m resnet20v2_cifar_onnx_pynqz1.tmodel -i /demo/models/data/resnet_input_1x32x32x8.csv

Membuat Verilog RTL

Buat Verilog RTL untuk arsitektur TCU tertentu dan platform pengembangan FPGA, PYNQ Z1 dalam contoh ini.

 tensil rtl -a /demo/arch/pynqz1.tarch -s true

Buat desain Vivado

Buat desain Vivado untuk platform pengembangan FPGA tertentu. Kami menyertakan langkah-langkah terperinci dalam tutorial PYNQ Z1 kami. Jika Anda mengalami kebuntuan, kami dapat membantu! Silakan hubungi kami di [email protected] atau di Discord.

Jalankan model AI/ML pada FPGA

Gunakan notebook PYNQ dan Jupyter untuk menjalankan model AI/ML di FPGA. (Lihat di notebooks .)

Untuk pengelola

Langkah-langkah pengaturan tambahan

1. Unduh dan instal OpenJDK 11 dari Azul;
2. Unduh dan instal Verilator;
3. Unduh model pengujian:

 wget https://github.com/tensil-ai/tensil-models/archive/main.tar.gz
tar xf main.tar.gz
mv tensil-models-main models
rm main.tar.gz

Jalankan alat RTL dari kode sumber

 ./mill rtl.run -a ./arch/pynqz1.tarch -s true

Jalankan kompiler dari kode sumber

 ./mill compiler.run -a ./arch/pynqz1.tarch -m ./models/resnet20v2_cifar.onnx -o "Identity:0" -s true

Jalankan emulator dari kode sumber

 ./mill emulator.run -m resnet20v2_cifar_onnx_pynqz1.tmodel -i ./models/data/resnet_input_1x32x32x8.csv

Jalankan rangkaian pengujian lengkap

 ./mill __.test -l org.scalatest.tags.Slow

Untuk menjalankan pengujian RTL tunggal, misalnya, dalam modul Akumulator, dan juga menghasilkan file VCD, lakukan:

 ./mill rtl.test.testOnly tensil.tcu.AccumulatorSpec -- -DwriteVcd=true -z "should accumulate values"

Lihat file VCD

Untuk melihat file VCD terbaru yang dihasilkan:

 ./scripts/gtkwave/display-latest-vcd.py

Untuk melihat file VCD tertentu:

 ./scripts/gtkwave/display-vcd.sh <vcd_file>

Bangun dan dorong gambar AWS ECS untuk kompiler web (Tensil Explorer)

 docker build -f docker/web/Dockerfile -t tensil-web-compiler .
aws ecr get-login-password | docker login --username AWS --password-stdin <ACCOUNT ID>.dkr.ecr.<REGION>.amazonaws.com
docker tag tensil-web-compiler <ACCOUNT ID>.dkr.ecr.<REGION>.amazonaws.com/tf2rtl-web-compiler
docker push <ACCOUNT ID>.dkr.ecr.<REGION>.amazonaws.com/tf2rtl-web-compiler

Dapatkan bantuan

• Sampaikan salam dan ajukan pertanyaan di Discord kami
• Email kami di [email protected]